摘 要： Chirp-UWB信號以其強抗干擾、低功耗,、低時延,、抗多徑效應等能力，在無線通信中有其獨特的優(yōu)勢,。接收機是Chirp-UWB通信系統(tǒng)中的重要組成部分,，結構簡單、復雜度低的接收機設計一直是Chirp-UWB系統(tǒng)實現(xiàn)的關鍵之一,。根據(jù)Chirp-UWB信號的特性,，研究并設計了一種Chirp-UWB信號的寬帶鎖相解調電路。實驗表明,，鎖相環(huán)解調Chirp-UWB信號的接收機具有易實現(xiàn),、數(shù)據(jù)解調可靠、電路成本低等優(yōu)點,。
關鍵詞： Chirp,；UWB；寬帶,；PLL
目前,，超寬帶(UWB)無線傳輸技術被認為是未來短距離無線通信最理想的技術。Chirp-UWB信號是瞬時頻率隨時間做線性變化的正弦波信號,，頻譜帶寬較大，因具有良好的自相關性,、經(jīng)過匹配濾波器后信號寬度壓縮,、不存在峰均功率比（PAPR）等特點開始吸引更多的關注[1]。然而設計結構簡單,、復雜度低的Chirp-UWB系統(tǒng)接收機一直是設計的難點之一,。對Chirp-UWB信號的解調中多采用匹配濾波的方法，但是該方法具有靈活性差且成本高等缺點。本文研究和設計了一種基于電荷泵的寬帶PLL解調Chirp-OOK調制信號的方案,。
1 Chirp-OOK調制信號
發(fā)射Chirp信號的表達式為：
2 PLL解調電路的設計與實現(xiàn)
根據(jù)發(fā)射機的調制方式,，文中提出了基于調制跟蹤環(huán)的解調方案，其原理框圖如圖2所示,。在該方案中讓鎖相環(huán)（PLL）工作在調制跟蹤狀態(tài),，使VCO的輸出信號s0( t)的相位可以跟蹤輸入信號si( t)的相位，從而達到解調的目的,。
2.1 PLL解調工作原理
為了分析鎖相環(huán)（PLL）解調的工作原理,，首先必須建立PLL的線性化相位數(shù)學模型[2，3],，如圖3所示,。
設信號經(jīng)過空間傳輸后只是在幅度上引入衰減而沒有其他的失真，則在接收端收到的信號可以表示成：
可見,，直接由uc(t)輸出達到解調的目的,。
2.2 環(huán)路參數(shù)的設計
鎖相環(huán)解調的成功與否，關鍵在于環(huán)路濾波器的設計,，環(huán)路濾波器設計的好壞將直接影響到后續(xù)電路的信號處理,。由于環(huán)路要工作在調制跟蹤狀態(tài)，而環(huán)路的輸入信號為相位加速度信號,，要使環(huán)路能跟蹤上這類信號,，環(huán)路濾波器必須含有理想的積分環(huán)節(jié)，此時的環(huán)路為二型環(huán),。采用電荷泵輸出的鎖相環(huán)結構易于設計成比較理想的二型環(huán),，故這類鎖相環(huán)得到了廣泛的應用。然而在設計環(huán)路濾波器之前必須首先確定環(huán)路濾波器的拓撲結構,，在帶電荷泵輸出的鎖相環(huán)中多采用無源環(huán)路濾波器,，與有源環(huán)路濾波器相比它具有價格低廉、電路簡單,、帶內噪聲少的優(yōu)點,，然而在一些應用中由于VCO需要更高的調諧電壓，而當PLL的電荷泵的輸出電壓不能達到設計所需的要求時,，就必須使用有源環(huán)路濾波器來滿足所需的控制電壓,。為了更好地降低由于有源器件的引入而增加的帶內噪聲，典型的有源三階環(huán)路濾波器其拓撲結構如圖4所示[4],。
二階環(huán)路濾波器通過計算可得到環(huán)路阻抗的準確數(shù)學表達式,，而三階或更高階次的環(huán)路濾波器就不可能精確得到它們的阻抗表達式，但是可以通過引入一些近似處理仍然可以得到其阻抗的近似精確的表達式,。雖然這類環(huán)路濾波器中因運放所處的位置不同使得阻抗計算的方法有所不同,，但在圖4所示的結構中，由于運放的隔離作用，可以很方便準確地表示出極點,、零點與元件的關系,。采用這類環(huán)路濾波器的阻抗都可以表示成式(7)所示的通用形式：
為了求解環(huán)路參數(shù)必須確定Ct、T31,、環(huán)路帶寬ωc和相位裕度θ的值,；T31的范圍通常在0~1之間，常取0.8,。而?棕c,、θ的值則根據(jù)設計的具體指標預先指定一個合理的值，對三階以上的高階環(huán)路工程設計中通常取開環(huán)增益過零點處的頻率作為設計的環(huán)路帶寬ωc,，相位裕度?茲通常取30°~60°之間,，令開環(huán)環(huán)路增益在環(huán)路帶寬頻率處的模值為1求得Ct值后，則可以按照式(11)得到實際使用的元件值,。
由于這種計算方法引入了近似T1+T3<T2,，而C3的值必須大于VCO的輸入電容值，以至于不影響VCO的輸入電容并能有效濾除有源器件引入的熱噪聲,，通常取CVCO<C3≤C1/5,。根據(jù)已知的參數(shù)，通過計算和仿真就可以得到C1,、R2,、C2、R3,、C3的值,。
應當指出，由于環(huán)路采用的是有源環(huán)路濾波器,，環(huán)路中加入運放可以提高輸出電壓和增益,，但同時還會引入熱噪聲和附加相移。一個選擇不理想的運放可以很容易使相位噪聲增加10 dB,，而運放在某個設計所期望的放大倍數(shù)上引入的附加相移將嚴重影響環(huán)路的穩(wěn)定性,，使得按穩(wěn)定參數(shù)設計出來的環(huán)路可能無法正常工作。隨著集成運放的發(fā)展,，運放的附加相移可以是正的也可以是負的,，因此，在設置相位裕度?茲時,，需要認真考慮運放附加相移的影響,，否則環(huán)路可能會不穩(wěn)定。通常期望在環(huán)路濾波器中加入的運放為理想運放,。但實際的運放不可能滿足設計的要求，因此期望運放的輸入阻抗足夠大，輸出阻抗足夠小,，噪聲系數(shù)低,，在所期望的放大倍數(shù)上引入較小或者不引入附加相移，AD公司的AD820和AD823是一個比較合理的選擇,。
3 實驗結果與分析
設計中采用ADF4112作為鑒相器,，將鎖相環(huán)的中心頻率選擇為發(fā)射信號的中心頻率645 MHz，鑒相頻率設計為20 MHz,，壓控靈敏度K0=43.3 MHz/V,。考慮到實際發(fā)送的碼元速率為2 MHz,，而環(huán)路工作在調制跟蹤狀態(tài),，因此應該在碼元速率附近來選擇所需的環(huán)路帶寬，筆者實驗測試了4組數(shù)據(jù),，并以此觀察在不同環(huán)路帶寬的條件下環(huán)路對信號解調的影響,。在這些條件不變的情況下，測試了環(huán)路帶寬?棕c分別為500 kHz,、1.5 MHz,、2 MHz和4 MHz時各環(huán)路的參數(shù)，結果如表1所示,。
從表1中可以看出,，環(huán)路帶寬越窄，對應的同步帶和捕獲帶也越窄,，使得信號跟蹤不上環(huán)路的最低和最高端的頻率,，從而產(chǎn)生失真。相反,，如果環(huán)路的帶寬大,，環(huán)路的同步帶和捕獲帶也大，但是環(huán)路的信噪比下降使得環(huán)路容易受干擾而產(chǎn)生不穩(wěn)定,?？紤]到上述情況，實驗選取環(huán)路帶寬ωc為2 MHz來設計環(huán)路的具體元件參數(shù),，并在該參數(shù)下仿真了環(huán)路的開環(huán)頻率和相位曲線,，如圖5所示。從圖5可以看出,，環(huán)路開環(huán)增益過零點對應的相位裕度大于60°,，因此環(huán)路在帶寬ωc設計在2 MHz時系統(tǒng)是穩(wěn)定的。
環(huán)路在帶寬ωc為2 MHz的條件下,，利用安捷倫數(shù)字示波器實測解調的波形,，如圖6所示,。
從解調的波形圖可以看出，環(huán)路在發(fā)送連“1”碼字時不能快速地下降到0,，這是由于發(fā)射機采用的是直接調制方式,，利用DA芯片產(chǎn)生的鋸齒波形去作為VCO的控制電壓來改變VCO頻率變化，然而實際中運放帶寬的限制使得產(chǎn)生的鋸齒波不可能從最高點電壓快速地下降到所需的低電平,，因而產(chǎn)生拖尾,，但這不影響信號的解調。實驗中采用電荷泵結構的鎖相環(huán),，其輸出是正負脈沖,，經(jīng)過環(huán)路后，由于環(huán)路的積分作用,，環(huán)路中電容的充放電跟不上碼字的變化速度,，使得發(fā)送碼字在發(fā)送一連串的碼字“1”時電容放電不充分而一直保持為高電平，但是實際上并不影響解調的過程,。相反,，可以利用這個特性來解調信號，圖6很好地反映了分析的結果,。
由于電荷泵型鑒相器與傳統(tǒng)的鑒相器有很大的不同,，電荷泵的輸出信號不僅與相位誤差θe有關，在未達到捕獲狀態(tài)時也與頻率誤差Δω=ω1-ω2有關,。因而它的捕獲帶寬,，捕捉時間短，線性范圍大,，所以利用它的這些特性設計的寬帶鎖相環(huán)完全有可能跟蹤輸入信號的變化,。實驗測試結果顯示，接收機檢波輸出與仿真結果相符合,，且檢波器輸出峰值動態(tài)范圍較大,，利于判決電路選擇合適門限。當發(fā)射功率為-9 dBm時傳輸距離能達到5 m,，碼元速率達到2 Mb/s,，數(shù)據(jù)傳輸基本正確。實驗表明,，采用Chirp-UWB的數(shù)字通信系統(tǒng)具有發(fā)射功率低,、信源速率高、抗干擾能力強等優(yōu)點,，適合于復雜多徑環(huán)境下的超寬帶遠距離傳輸,。
參考文獻
[1] 賀鵬飛，呂英華,，張洪欣,，等.基于Chirp-BOK調制的超寬帶無線通信系統(tǒng)研究[J].南京郵電大學學報,，2006，26(2)：23-27.
[2] 張厥盛,，鄭繼禹,，萬心平.鎖相技術[M].西安：西安電子科技大學出版社，2003.
[3] 鄭繼禹,，林基明.同步理論與技術[M].北京：電子工業(yè)出版社，2003.
[4] BANERJEE D.PLL Performance Simulation and Design Handbook(2th Edition)[M].Dog Ear Publishing,，2006.