該轉(zhuǎn)換卡采用Top-Down自頂向下的設(shè)計(jì)方法,，并綜合嵌入式可配置微處理器技術(shù)，來(lái)對(duì)系統(tǒng)進(jìn)行模塊化設(shè)計(jì),。頂層模塊則采用圖形設(shè)計(jì)方式,，底層模塊由VerilogHDL語(yǔ)言描述，并利用Quartus lI完成仿真及綜合,，然后在ALTERA公司的Cyclone II系列EP2C40芯片來(lái)實(shí)現(xiàn),。此設(shè)計(jì)提升了系統(tǒng)的處理速度和穩(wěn)定性。降低了系統(tǒng)的功耗和成本,。

　　1 MIII總線介紹

　　MIII總線是某型飛機(jī)火控電子設(shè)備的專用數(shù)據(jù)通信總線,，又稱第三級(jí)總線。MIII總線是單向地址,、雙向數(shù)據(jù),、半雙工通信總線。

　　MIII總線的接口邏輯信號(hào)與電信號(hào)之間的邏輯關(guān)系是：邏輯“1”對(duì)應(yīng)邏輯高電平,；邏輯“0”對(duì)應(yīng)邏輯高電平,。

　　MIII總線接口信號(hào)線根據(jù)功能可分為三組，即數(shù)據(jù)通信總線,、地址通信總線和信號(hào)控制總線,。其中，數(shù)據(jù)通信總線包括0pKlK2～15pKlK-2;地址通信總線：0pAl～15pAl,?？偩€的“輸入”表示從MIII總線轉(zhuǎn)換板向某飛機(jī)火控設(shè)備輸出數(shù)碼標(biāo)志，“輸出”則表示從某飛機(jī)火控設(shè)備向MIII總線轉(zhuǎn)換板輸入數(shù)碼標(biāo)志,。MIII的A1地址選通主要用于跟蹤地址數(shù)據(jù)與選擇設(shè)備,，外部寫(xiě)選通則用于在從MIII總線轉(zhuǎn)換板向某飛機(jī)火控設(shè)備傳輸數(shù)據(jù)和地址時(shí)的數(shù)碼跟蹤。外部接收選通則用于在從某飛機(jī)火控設(shè)備向MIII總線轉(zhuǎn)換板傳輸數(shù)據(jù)時(shí)的數(shù)碼跟蹤,。

　　2 RS422通信協(xié)議

　　目前通用的串行通信接口標(biāo)準(zhǔn)主要有RS 232,，RS 422和RS 485，其中RS 232屬于單端不平衡傳輸協(xié)議,，傳輸距離短,，抗干擾性差,；RS 485與RS 422均為平衡通信接口，但RS 485他只有一對(duì)雙絞線,，工作于半雙工模式,。RS 422屬于一種平衡通信接口，采用全雙工通信模式,，傳輸速率高達(dá)10 Mb/s,，傳輸距離長(zhǎng)2 000 m，并允許在一條平衡總線上連接最多10個(gè)接收器[1],。由于該類(lèi)電路的優(yōu)異性能,，RS 422接口芯片已廣泛應(yīng)用于工業(yè)控制、儀器,、儀表,、多媒體網(wǎng)絡(luò)、機(jī)電一體化產(chǎn)品等諸多領(lǐng)域,。

　　3 轉(zhuǎn)換板總體設(shè)計(jì)

　　MIII總線轉(zhuǎn)換板的總體結(jié)構(gòu)如圖l所示,，由接口電平轉(zhuǎn)換電路、總線接口控制邏輯,、雙口存儲(chǔ)器和RS422轉(zhuǎn)換模塊組成,。其中總線接口控制單元主要用于地址和數(shù)據(jù)的收發(fā)和寄存，以及接口控制信號(hào)和驅(qū)動(dòng)信號(hào)的產(chǎn)生等,；雙口存儲(chǔ)器RAM用來(lái)存放數(shù)據(jù)和地址,，包括MIII總線發(fā)送的數(shù)據(jù)以及PC機(jī)發(fā)送到MIII總線上的數(shù)據(jù)和地址；接口電平轉(zhuǎn)換電路由單雙向驅(qū)動(dòng)電路芯片組成,，該電路的作用是提供符合MIII總線要求的驅(qū)動(dòng)電平信號(hào)。

　　3.1 總線轉(zhuǎn)換設(shè)計(jì)邏輯

　　在總線接口控制單元的設(shè)計(jì)開(kāi)發(fā)中,，在嚴(yán)格執(zhí)行國(guó)軍標(biāo)對(duì)地面設(shè)備的研制規(guī)范等要求下,，為了保證系統(tǒng)的可靠性，提高系統(tǒng)的可擴(kuò)展性和性能,，并盡可能采用成熟的技術(shù)和器件,。

　　基于上述設(shè)計(jì)原則，MIII總線接口板的硬件電路應(yīng)采用FPGA器件來(lái)實(shí)現(xiàn),。采用FPGA實(shí)現(xiàn),，F(xiàn)PGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列,，它是在PAL,、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物,。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的,，既解決了定制電路的不足,，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

　　設(shè)計(jì)從系統(tǒng)的整體出發(fā),，應(yīng)用Ouartus II軟件,，并采用結(jié)構(gòu)化描述方式來(lái)對(duì)設(shè)計(jì)對(duì)象的功能特性進(jìn)行分析，然后自上而下逐步將問(wèn)題細(xì)化,，再根據(jù)分析的結(jié)果劃分功能模塊,，并根據(jù)電路功能出發(fā)使用VerilogHDL語(yǔ)言對(duì)各模塊電路進(jìn)行數(shù)據(jù)流描述，然后利用Quartus II軟件進(jìn)行各模塊的功能仿真,，再連接各模塊進(jìn)行邏輯綜合及優(yōu)化,，最后下載到FPGA芯片。

　　3.2 RS422轉(zhuǎn)換模塊

　　此模塊采用SP3490芯片進(jìn)行RS422通信協(xié)議轉(zhuǎn)換SP3490是一系列+3.3V低功耗的全雙工收發(fā)器,，它們完全滿足RS-485和RS-422串行協(xié)議的要求,。這兩個(gè)器件與Sipex SP490、SP491的管腳互相兼容,，同時(shí)兼容通用工業(yè)標(biāo)準(zhǔn)規(guī)范,。SP3490和SP3491由Sipex的BiCMOS工藝制造而成，可實(shí)現(xiàn)低功耗操作,，但性能不受影響,。它們符合RS-485和RS-422串行協(xié)議的電氣規(guī)范，數(shù)據(jù)傳輸速率可高達(dá)10Mbps（帶負(fù)載）,。圖2所示為RS422轉(zhuǎn)換模塊的電路原理圖,。

　　3.3 總線接口控制單元

　　總線接口控制單元的主要功能是MIII總線地址和數(shù)據(jù)的收發(fā)、轉(zhuǎn)換,、寄存以及接口控制信號(hào)和驅(qū)動(dòng)信號(hào)的產(chǎn)生等,。SOPC）是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能,；其次,，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式,，可裁減,、可擴(kuò)充、可升級(jí),，并具備軟硬件在系統(tǒng)可編程的功能,。它是用可編程邏輯技術(shù)把整個(gè)系統(tǒng)放到一塊硅片上，來(lái)用于嵌入式系統(tǒng)的研究和電子信息處理,。 SOPC是一種特殊的嵌入式系統(tǒng),，它是片上系統(tǒng)（SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能但它不是簡(jiǎn)單的SOC,它也是可編程系統(tǒng),，具有靈活的設(shè)計(jì)方式,，可裁減,、可擴(kuò)充、可升級(jí),，并具備軟硬件在系統(tǒng)可編程的功能,。

　　Nios 處理器具有32位指令集的第二代片上可編程的軟核處理器， 其最大優(yōu)勢(shì)和特點(diǎn)是模塊化的硬件結(jié)構(gòu),，以及由此帶來(lái)的靈活性和可裁減性,。相對(duì)于傳統(tǒng)的處理器，Nios Ⅱ系統(tǒng)可以在設(shè)計(jì)階段根據(jù)實(shí)際的需求來(lái)增減外設(shè)的數(shù)量和種類(lèi),。設(shè)計(jì)者可以使用ALTERA 提供的開(kāi)發(fā)工具SOPC Builder, 在PL D器件上創(chuàng)建軟硬件開(kāi)發(fā)的基礎(chǔ)平臺(tái),，也即用SOPC Builder創(chuàng)建軟核CPU和參數(shù)化的接口總線Avalon。在此基礎(chǔ)上,， 可以很快地將硬件系統(tǒng)（包括處理器,、存儲(chǔ)器、外設(shè)接口和用戶邏輯電路）與常規(guī)軟件集成在單一可編程芯片中,。而且,， SOPC Builder還提供了標(biāo)準(zhǔn)的接口方式，以便用戶將自己的外圍電路做成Nios Ⅱ軟核可以添加的外設(shè)模塊,。這種設(shè)計(jì)方式,， 更加方便了各類(lèi)系統(tǒng)的調(diào)試。采用QuartusII軟件SOPC Builder生成的Nios II處理器單元如圖3所示,。

　　具體工作時(shí),，當(dāng)數(shù)據(jù)流向?yàn)镽S422串口到MIII總線時(shí)，NIOSII處理器可將數(shù)據(jù)從RS422串口接收緩沖存儲(chǔ)器中讀出,，并輸出至MIII總線發(fā)送緩沖單元中,，同時(shí)還將數(shù)據(jù)發(fā)送到外部的SRAM中進(jìn)行存儲(chǔ)；而當(dāng)數(shù)據(jù)流向?yàn)镸III總線到RS422串口時(shí),，其方式其之類(lèi)似,，其不同點(diǎn)是由于MIII總線的傳輸速率遠(yuǎn)大于串口的傳輸速率。

　?。?）MIII總線收發(fā)

　　MIII總線收發(fā)功能則獨(dú)立于Nios系統(tǒng)。它充分利用FPGA可靈活配置的特點(diǎn),，并用VerilogHDL語(yǔ)言實(shí)現(xiàn)MIII總線的實(shí)時(shí)性和可靠性要求較高的關(guān)鍵部分,，然后模擬MIII總線的邏輯功能，最終實(shí)現(xiàn)MIII總線數(shù)據(jù),、地址的收發(fā)以及與Nios系統(tǒng)通過(guò)自定義的接口實(shí)現(xiàn)通訊,。MIII總線的信號(hào)時(shí)序如圖4所示。

　　該轉(zhuǎn)換板的讀寫(xiě)時(shí)序可用VerilogHDL語(yǔ)言描述,，然后采用有限狀態(tài)機(jī)實(shí)現(xiàn)上述操作,，并用Quartus II進(jìn)行時(shí)序仿真,，其仿真波形如圖5所示。

　　3.4 接口電平轉(zhuǎn)換電路

　　由于FPGA可編程器件的輸入/輸出電平通常是3.3 V,，而對(duì)接MIII總線設(shè)備是OC門(mén)輸入/輸出,。OC門(mén)又稱集電極開(kāi)路電路，其內(nèi)部電壓為+5 V,。所以,，F(xiàn)PGA的輸入/輸出需要進(jìn)行兩次電壓轉(zhuǎn)換。

　　其中,，第一次電壓轉(zhuǎn)換是把FPGA輸入/輸出電平的3.3 V轉(zhuǎn)換為5 V電平,。由于數(shù)據(jù)信號(hào)是讀寫(xiě)雙向的，而地址和控制信號(hào)是單向的（由MIII總線發(fā)送到對(duì)接MIII總線設(shè)備）,，因此,，其數(shù)據(jù)信號(hào)應(yīng)當(dāng)用74LS245芯片來(lái)進(jìn)行轉(zhuǎn)換，而地址和控制線則應(yīng)用74LS244芯片來(lái)轉(zhuǎn)換,，其電路原理如圖6所示,。

　　由于對(duì)接MIII總線設(shè)備內(nèi)部是OC門(mén)輸入/輸出，而且由于OC門(mén)電路的輸出管的集電極懸空,，使用時(shí)需外接一個(gè)上拉電阻到電源,。一般情況下，OC門(mén)會(huì)使用上拉電阻以輸出高電平,，此外,，為了加大輸出引腳的驅(qū)動(dòng)能力，選擇上拉電阻阻值的原則是降低功耗及芯片的灌電流能力應(yīng)當(dāng)足夠大,，從而確保足夠的驅(qū)動(dòng)電流足夠小,。其具體的電平轉(zhuǎn)換電路原理圖如圖7所示。

　　FPGA輸入/輸出的信號(hào),，經(jīng)過(guò)以上兩個(gè)步驟的電平轉(zhuǎn)換,，就能符合MIII總線對(duì)接設(shè)備的輸入/輸出信號(hào)要求。至此,，只需MIII總線轉(zhuǎn)換板輸入/輸出的地址,、數(shù)據(jù)和控制信號(hào)按照MIII總線時(shí)序進(jìn)行收發(fā)，就可以實(shí)現(xiàn)MIII總線通信,。

　　4 結(jié)束語(yǔ)

　　本文介紹了某型火控電子設(shè)備的專用數(shù)據(jù)通信總線（MIII總線）轉(zhuǎn)換板的設(shè)計(jì)方法,，給出了MIII總線的總線通信功能。同時(shí)介紹了應(yīng)用F-PGA實(shí)現(xiàn)MIII總線部分電路的實(shí)現(xiàn)方法,。事實(shí)上,，利用FPGA可簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，縮短設(shè)計(jì)周期，提高系統(tǒng)的性能和可擴(kuò)展性,。目前,，該轉(zhuǎn)換板經(jīng)過(guò)與某型火控電子設(shè)備聯(lián)調(diào)證明，其功能正常,，工作穩(wěn)定,，且已得到了用戶好評(píng)，收到了良好的社會(huì)和經(jīng)濟(jì)效益,。