設計一個FIFO是FPGA">FPGA設計者遇到的最普遍的問題之一,。本文著重介紹怎樣設計FIFO——
這是一個看似簡單卻很復雜的任務。
一開始,，要注意,，F(xiàn)IFO通常用于時鐘域的過渡，是雙時鐘設計,。換句話說,，設計工程要處理
（work off）兩個時鐘，因此在大多數(shù)情況下,，F(xiàn)IFO工作于獨立的兩個時鐘之間,。然而，
我們不從這樣的結構開始介紹—我們將從工作在單時鐘的一個FIFO特例開始,。
雖然工作在同一時鐘的FIFO在實際應用中很少用到,，但它為更多的復雜設計搭建一個平臺，
這是非常有用的,。然后再從特例推廣到更為普通的FIFO,，該系列文章包括以下內容：
1．單時鐘結構
2．雙時鐘結構——雙鐘結構1
3．雙時鐘結構——雙鐘結構2
4．雙時鐘結構——雙鐘結構3
5．脈沖模式FIFO
單時鐘FIFO特例
FIFO有很多種結構，包括波浪型（ripple）FIFO,，移位寄存器型以及其他
一些我們并不關心的結構類型,。我們將集中討論包含RAM存儲器的結構類型。
其結構如圖1所示,。
通過分析,，我們看到圖中有一個具有獨立的讀端口和獨立的寫端口的RAM存儲器。
這樣選擇是為了分析方便,。如果是一個單端口的存儲器,，還應包含一個仲裁器保證
同一時刻只能進行一項操作（讀或寫），我們選擇雙口RAM（無需真正的雙口RAM,，
因為我們只是希望有一個簡單的相互獨立的讀寫端口）是因為這些實例非常接近實際情況,。
讀、寫端口擁有又兩個計數(shù)器產(chǎn)生的寬度為log2(array_size)的互相獨立的讀,、寫地址,。
數(shù)據(jù)寬度是一個非常重要的參數(shù)將在在稍后的結構選擇時予以介紹，而現(xiàn)在我們不必
過分的關心它,。為了一致,，我們稱這些計數(shù)器為“讀指針”（read pointer）和“寫指針”
（write pointer）,。寫指針指向下一個將要寫入的位置，讀指針指向下一個將要讀取的位置,。
每次寫操作使寫指針加1,，讀操作使讀指針加1。
我們看到最下面的模塊為“狀態(tài)”(stauts) 模塊,。
這個模塊的任務實給FIFO提供“空”（empty）和“滿”（full）信號,。
這些信號告訴外部電路FIFO已經(jīng)達到了臨界條件：如果出現(xiàn)“滿”信號，
那么FIFO為寫操作的臨界狀態(tài),，如果出現(xiàn)“空”信號,，則FIFO為讀操作的臨界狀態(tài)。
寫操作的臨界狀態(tài)（“full is active”）表示FIFO已經(jīng)沒有空間來存儲更多的數(shù)據(jù),，
讀操作的臨界表示FIFO沒有更多的數(shù)據(jù)可以讀出,。status模塊還可告訴FIFO中“滿”或“空”位置的數(shù)值。這是由指針的算術運算來完成了,。
實際的“滿”或“空”位置計算并不是為FIFO自身提供的,。它是作為一個
報告機構給外部電路用的。但是,，“滿”和“空”信號在FIFO中卻扮演著
非常重要的角色,，它為了能實現(xiàn)讀與寫操作各自的獨立運行而阻塞性的管
理數(shù)據(jù)的存取。這種阻塞性管理的重要性不是將數(shù)據(jù)復寫（或重讀）,，而
是指針位置可以控制整個FIFO,，并且使讀、寫操作改變著指針數(shù)值,。如果
我們不阻止指針在臨界狀態(tài)下改變狀態(tài),，F(xiàn)IFO還能都一邊“吃”著數(shù)據(jù)一
邊“產(chǎn)生”數(shù)據(jù)，這簡直是不可能的,。
進一步分析：DPRAM若能夠寄存讀出的信號,，這意味著存儲器的輸出數(shù)據(jù)已
被寄存。如果這樣的話,，讀指針將不得不設計成“read 并加1 ”,，也就是說
在FIFO輸出數(shù)據(jù)有效之前，必須提供一個明確的讀信號,。另一方面,，如果
DPRAM沒有寄存輸出，一旦寫入有效數(shù)據(jù)就可以讀出,；先讀數(shù)據(jù)，然后
使指針加1,。這將影響到從FIFO讀出數(shù)據(jù)和實現(xiàn)空/滿計算的邏輯,。由于
簡化的緣故,，我們僅論述DPRAM沒有提供索鎖存輸出的情況。同理,，將其
推廣到寄存輸出的DPRAM并不是很復雜,。
從功能上看，F(xiàn)IFO工作原理如下所述：復位時,，讀,、寫指針均為0。
這是FIFO的空狀態(tài),，空標志為高電平,，（我們用高電平表示空標志）
此時滿標志為低電平。當FIFO出現(xiàn)空標志時,，不允許讀操作,，只能允許寫操作。
寫操作寫入到位置0,，并使寫指針加1,。此時，空標志變?yōu)榈碗娖?。假設沒有發(fā)生讀
操作而且隨后的一段時間FIFO中只有寫操作,。一定時間后，寫指針的值等于array_size-1,。
這就意味著在存儲器中,，要寫入數(shù)據(jù)的最后一個位置就是下一個位置。
在這種情況下,，寫操作將寫指針變?yōu)?,，并將輸出滿標志。
注意,，在這種情況下,，寫指針和讀指針是相等的，但是FIFO已滿,，而不是空,。
這意味著“滿”或“空”的決定并不是僅僅基于指針的值，而是基于引起指
針值相等的操作,。如果指針值相等的原因是復位或者讀操作,，F(xiàn)IFO認為是空；
如果原因是寫操作,，那么FIFO認為是滿,。
現(xiàn)在，假設我們開始一系列的讀操作，每次讀操作都將增加讀指針的值,，
直到讀指針的位置等于array_size-1,。在該點，從這個位置讀出的FIFO輸
出總線上的數(shù)據(jù)是有效的,。隨后的邏輯讀取這些數(shù)據(jù)并提供一個讀信號
（在一個時鐘周期內有效）,。這將導致讀指針再次等于寫指針
（在兩個指針走完存儲器一圈后）。然而,，由于這次相等是由于
一個讀操作,，將會輸出空標志。
因此,，我們將得到如下的空標志：寫操作無條件的清除空標志,。
Read pointer=(array_size-1) ， 讀操作置空標志,。
以及如下的滿標志：讀操作無條件的清除滿標志,，
Write pointer= (array_size-1)， 寫操作置滿標志,。
然而,，這是一個特殊的例子，由于一般情況下,，讀操作在FIFO不是空的情
況下就開始了（讀操作邏輯不需要等待FIFO變滿）,，因此這些條件不得不修改來存儲讀指針和寫指針的每一個值。
有這樣一個想法,，那就是我們可以將存儲器組織成一個環(huán)形列表,。
因此，如果寫指針與讀指針差值大于1或更多,，就進行讀操作,，
FIFO為空，這種工作方式對于用無符號（n-bit）結構來描述的
臨界狀態(tài)非常適合,。同樣的,，如果讀指針與寫指針的差值大于1，
就進行寫操作,，直到FIFO為滿,。
這將帶來如下的條件：
寫操作無條件的清除空標志。
write_pointer=(read_pointer+1),，讀操作置空,。
讀操作無條件的清除滿標志，
read_pointer= (write_pointer+1),，寫操作置滿,。
注意,，讀操作和寫操作同時都在使其指針增加，
但不改變空標志和滿標志的狀態(tài),。在空或滿的臨界狀態(tài)同時讀操作和寫操作都是不允許的,。
綜上所述，我們現(xiàn)在能夠定義FIFO的status模塊,，
這里提供了用VHDL編寫的代碼，由于是同步的,，很容易轉換成Verilog HDL代碼,。
|