摘 ?要： 通過經(jīng)驗(yàn)方法和電源完整性分析相結(jié)合,，尋找并判斷出可能造成某單板傳導(dǎo)干擾的故障點(diǎn),，同時(shí)通過仿真結(jié)果提出改進(jìn)措施,，最終解決了現(xiàn)有故障和隱患。
關(guān)鍵詞： 傳導(dǎo)干擾,；電源完整性,；電磁兼容,；平面阻抗
?
一個(gè)產(chǎn)品在轉(zhuǎn)產(chǎn)階段都會做許多可靠性測試,，例如浪涌抗擾,、靜電抗擾,、電快速瞬變脈沖群抗擾,、傳導(dǎo)抗擾、傳導(dǎo)發(fā)射,、輻射抗擾,、輻射發(fā)射等，這些對產(chǎn)品的電磁兼容測試都要求結(jié)果能夠達(dá)標(biāo)并且留有足夠的裕量,。
解決EMC問題可以通過多種手段,，但是最根本的解決方法是從設(shè)計(jì)上減小EMI隱患。而設(shè)計(jì)好PCB對于保證設(shè)備的EMC性能具有重要的意義,。PCB設(shè)計(jì)的目的就是減小PCB對其他電路的干擾和對外界干擾的敏感性,，以及減小PCB電路之間的互相影響[1]。
1 故障現(xiàn)象
某寬帶無線接入系統(tǒng)基站室外單元樣機(jī)在國家可靠性試驗(yàn)中心EMC實(shí)驗(yàn)室做傳導(dǎo)發(fā)射測試時(shí),，一直存在400 kHz以下頻率點(diǎn)指標(biāo)偏低,，對于CLASS B的要求沒有裕量的現(xiàn)象，測試結(jié)果如圖1所示,。測試環(huán)境參照標(biāo)準(zhǔn)為：GB9254(1988),。
?
?
樣機(jī)中400 kHz頻率范圍主要的工作器件位于系統(tǒng)內(nèi)的電源監(jiān)控板PWCB上,，所以初步將問題定位于電源監(jiān)控板，并對電源監(jiān)控板單獨(dú)做了測試,。
1.1? 電源監(jiān)控板傳導(dǎo)發(fā)射
在與樣機(jī)相同的測試環(huán)境下,，針對樣機(jī)故障現(xiàn)象單獨(dú)對電源監(jiān)控板PWCB的48 V電纜進(jìn)行傳導(dǎo)發(fā)射測試，測試結(jié)果如圖2所示,，可見單板傳導(dǎo)干擾超標(biāo),，需要采取相應(yīng)措施提高指標(biāo)。
?
?
1.2? 現(xiàn)場改善措施
根據(jù)以往經(jīng)驗(yàn),，抑制干擾的三大方法是接地,、屏蔽和濾波。在測試現(xiàn)場,，分別采用了接地和濾波方案,。首先，將單板電源進(jìn)行共地,，共地后的測試結(jié)果如圖3所示,。
?
?
可以看出，指標(biāo)雖然有所改善,，但還是不理想,，部分頻點(diǎn)的裕量仍然不夠。再次采取濾波策略,，在－48V電源線上增加了輸入輸出電容后,，得到測試結(jié)果如圖4所示。
?
?
從測試結(jié)果看,，增加電容后,，背景噪聲較僅采用共地方案有了明顯改善，各頻點(diǎn)噪聲幅度也有了非常明顯的下降,，但在400 Hz附近起到的作用還是非常有限,。于是再次增加濾波，增加輸入電感后,，整個(gè)頻點(diǎn)范圍內(nèi)的噪聲幅度進(jìn)一步改善,，如圖5所示。
?
?
從測試結(jié)果來看,，基本滿足了CLASS B指標(biāo)要求,，可見可以通過改板PWCB來解決整機(jī)傳導(dǎo)干擾問題。具體的改板方案為：共地,，增加3個(gè)電容,、3個(gè)電感。
2?故障原因分析
雖然通過以上經(jīng)驗(yàn)方法，現(xiàn)場采取措施使得傳導(dǎo)干擾指標(biāo)得到改善,，但問題的原因并沒有得到準(zhǔn)確定位,，EMC隱患隨時(shí)會在其他環(huán)境惡劣時(shí)發(fā)生。所以試著從單板PCB的布局和布線方面進(jìn)行分析考慮,，希望通過優(yōu)化PCB布局布線來降低印制板電路EMI問題,。具體做法為電源部分重新布局布線，芯片的電源布線加粗,，單板2個(gè)表層的走線加粗,，以達(dá)到改善干擾指標(biāo)的目標(biāo)。
本測試板中主要的電源信號有-48 V,、+12 V,、+5 V、+3.3 V,，地信號有GNDA和48VGND,。第2、5,、7層都是完整的GNDA平面,；+5 V，+3.3 V位于第4層,。其余電源,、地信號用銅線在信號層上連接，-48 V的連線在表層和兩個(gè)SIG層之間來回穿梭,。另外-48 V GND是走線連接而不是-48V的耦合平面,，這樣走線難免會將噪聲引入電源信號中。
2.1?電源完整性分析
對電源監(jiān)控板PWCB板用SIwave軟件進(jìn)行PI仿真分析,，所有電源網(wǎng)絡(luò)走線上都沒有發(fā)現(xiàn)高諧振頻率點(diǎn),。但-48V電源在插座入口處的Z阻抗值卻大大超過單板額定工作目標(biāo)阻抗。
以仿真結(jié)果看出,，在400 kHz頻點(diǎn)左右有高達(dá)80 Ω的平面阻抗,，另外在1 kHz頻率附近也有高達(dá)300 Ω的平面阻抗,，雖然1 kHz附近的高阻抗在傳導(dǎo)測試時(shí)不會體現(xiàn)出來,，但由此帶來的輻射干擾隱患卻一直存在。
另外,，+12 V在第6層的一個(gè)端點(diǎn)有70Ω的阻抗,，分析是由于此根信號走線過細(xì)過長造成的，需要加粗此根電源走線來降低走線阻抗,。
2.2? 傳導(dǎo)干擾理論分析
解決EMC問題要從它的三要素著手：干擾源,、耦合途徑和被干擾設(shè)備。
(1)解決干擾源問題是最有效且廉價(jià)的方法。因此要解決傳導(dǎo)干擾最好的方法是選用開關(guān)噪聲小的電源器件,，其次再從耦合途徑和被害設(shè)備方面考慮,。
(2)傳導(dǎo)干擾耦合途徑主要是通過導(dǎo)線與公共地阻抗或公共電源阻抗進(jìn)行傳輸。較好的解決方案就是將連接分離,，以使無公共電流路徑存在,，因而在兩個(gè)電路之間就不會存在公共阻抗。其缺點(diǎn)是分開的電路需要額外的導(dǎo)線或布線,。
(3)從被干擾設(shè)備方面考慮就是想方設(shè)法抑制傳導(dǎo)干擾對設(shè)備的影響,。
從標(biāo)準(zhǔn)的執(zhí)行角度看，傳導(dǎo)干擾的測試頻率范圍是10 kHz～30 MHz,，測試方法是測量受試設(shè)備(EUT)通過電源線或信號線向外發(fā)射的干擾信號,。根據(jù)干擾的性質(zhì)，傳導(dǎo)干擾測試可分為連續(xù)干擾電壓測量,、干擾功率測量,、斷續(xù)干擾喀嚦聲測量、諧波電流測量,、電壓波動和閃爍測量,。
在干擾源和耦合途徑無法改進(jìn)的情況下，解決傳導(dǎo)干擾問題只能考慮通過抑制技術(shù)來提高相關(guān)指標(biāo),。抑制干擾的三大方法分別是接地,、屏蔽和濾波。常用的抑制電源干擾的技術(shù)有：
(1)專用線路,；
(2)瞬變干擾吸收器件(能量轉(zhuǎn)移方式：氣體放電管,、固體放電管；電壓箝位方式：壓敏電阻,、硅瞬變電壓吸收二極管) ,；
(3)濾波器(電源線濾波器、信號線濾波器,、鐵氧體抗干擾磁芯) ,；
(4)隔離變壓器(普通的隔離變壓器、帶屏蔽層的隔離變壓器,、超級隔離變壓器) ,；
(5)電壓調(diào)整器(交流電子穩(wěn)壓器，包括機(jī)械的,、電子的,、鐵磁共振的) ；
(6)多用途的電源凈化器(集干擾抑制,、濾波和穩(wěn)壓于一身) ,；
(7)UPS/SPS系統(tǒng)。
最常用的抑制手段就是使用濾波器，濾波器是一種用途很廣的抗干擾器件,。濾波技術(shù)具有兩面性,，它是解決產(chǎn)品電磁兼容性的主要手段之一。電源線濾波器是安插在電源線和設(shè)備之間的一個(gè)專門用來抑制射頻信號傳播的器件,。它的作用實(shí)際上是雙方向性的,，既能有效阻止外界的電磁干擾經(jīng)電源線進(jìn)入設(shè)備，又能阻擋設(shè)備自身工作中產(chǎn)生的電磁干擾經(jīng)電源線進(jìn)入電網(wǎng),，傳送到其他敏感設(shè)備,。所以電源線濾波器是抗干擾和干擾抑制中都可采用的一種器件。
2.3? 改進(jìn)措施
針對傳導(dǎo)干擾測試結(jié)果,，現(xiàn)場實(shí)驗(yàn)采取了一些改善措施,，后期又通過軟件對單板進(jìn)行電源完整性分析后，基本可以確定改板的方案如下：
(1)在48 V電源入口處增加共模電感和LC濾波電路;
(2)調(diào)整電源部分布局,，使電源平面分割和走線更加合理;
(3)48 V,、12 V走線加粗以降低阻抗，走線在一層內(nèi)連通而不打過孔換層;
(4)48 V地與GNDA隔離在遠(yuǎn)端單點(diǎn)接地;
(5)將接口電路與電源處理芯片隔離布局布線,。
改板后通過SIwave軟件對PWCB板進(jìn)行了Z阻抗分析,，掃描發(fā)現(xiàn)-48V電源線上平面阻抗值降低得非常明顯，幾乎降到了0 Ω,。
在現(xiàn)代電子設(shè)備產(chǎn)品設(shè)計(jì)中,，電磁兼容性要求已經(jīng)是必須滿足的需求之一，因此在設(shè)計(jì)中要提前考慮電磁兼容技術(shù)相關(guān)的要素：電磁干擾EMI,、電磁敏感度或抗擾度EMS ,、靜電放電ESD、電力過電壓EOS等,。通常從系統(tǒng)方案制定階段開始就要考慮可靠性的問題,，后期在器件選型方面要選用干擾小且抗干擾的器件，在印制板電路設(shè)計(jì)中要合理地布局,、布線,、隔離、屏蔽等,，利用濾波,、接地、去耦等手段將EMI在單板級降到最小,。由于個(gè)人的設(shè)計(jì)經(jīng)驗(yàn)各不相同,，所以引入軟件進(jìn)行仿真是非常必要的。通過軟件仿真可以直觀地提前了解到單板的PI性能,，后期還可以對單板進(jìn)行分析判斷來定位可能造成干擾的故障點(diǎn)。
參考文獻(xiàn)
[1]?鄭軍奇.EMC (電磁兼容) 設(shè)計(jì)與測試案例分析[M].北京：電子工業(yè)出版社，2006.