真實(shí)世界的應(yīng)用需要真實(shí)世界的物理連接，一般來說,，這意味著模擬信號(hào)要在系統(tǒng)內(nèi)的某處被數(shù)字化處理,，以便于微處理器、ASIC或FPGA采集數(shù)據(jù)并做出決策,。
基本選用標(biāo)準(zhǔn)
當(dāng)選擇一款模擬數(shù)字轉(zhuǎn)換器(ADC)時(shí),，大多數(shù)設(shè)計(jì)師似乎只關(guān)注幾個(gè)主要標(biāo)準(zhǔn)。在設(shè)計(jì)下一代便攜式,、低功耗數(shù)據(jù)采集系統(tǒng)時(shí),，諸如功耗等規(guī)范也許至關(guān)重要，但大多數(shù)情況下,，工程師是基于下面這些因素來選擇一款A(yù)DC：數(shù)字接口(SPI,、I2C和并行接口等)、分辨率(需要的有效位),、要求的轉(zhuǎn)換速度,、ADC架構(gòu)、輸入結(jié)構(gòu),。
其他的選擇標(biāo)準(zhǔn)通常包括功耗考慮(工作和休眠模式)以及是否集成了參考電壓等,。此外，工程師還常?？紤]系統(tǒng)友好特性,，比如：為數(shù)據(jù)數(shù)字化處理集成的FIFO、集成的可編程增益放大器(PGA),，或連接到串行總線的通用I/O等。
數(shù)字接口選擇
ADC的數(shù)字部分通常是個(gè)基本標(biāo)準(zhǔn),，這是因?yàn)閿?shù)字系統(tǒng)的實(shí)現(xiàn)可能會(huì)受制于可用的某些接口種類以及所需的數(shù)據(jù)傳輸速率,。
例如，當(dāng)將一個(gè)ADC連接到你喜愛的微控制器時(shí),，這個(gè)ADC也許只有一個(gè)I2C接口可用,。對(duì)更高速率或更高分辨率的ADC來說，并行接口可能是迅速傳送大量數(shù)據(jù)的最簡(jiǎn)單方式,，如可在FPGA內(nèi)運(yùn)行的數(shù)字濾波就是這種需大量數(shù)據(jù)傳送的應(yīng)用,。
精密ADC可支持3種主要接口類型——雙線(或I2C)、三線(或SPI)以及并行接口,，每種接口都有各自優(yōu)劣勢(shì),。高速ADC(大于10Msamples/s)也可提供用于連接到FPGA的高速串行連接的低電壓差分信令(LVDS),。
雙線或I2C接口的引腳數(shù)少，封裝尺寸也小,。也就是說數(shù)據(jù)傳輸只用兩個(gè)引腳,，這使得它可在極小的封裝內(nèi)獲得最多通道數(shù)。例如,，對(duì)一個(gè)8引腳封裝來說,，其中兩個(gè)是接口引腳，兩個(gè)是電源引腳,，其余4個(gè)引腳可用作模擬輸入,。例如，美信的MAX11613四通道,、12位ADC就采用micro-max 8引腳封裝,。
這些小型器件使它們成為消費(fèi)應(yīng)用和系統(tǒng)電源監(jiān)控應(yīng)用的理想選擇。(I2C與電源管理SMBus協(xié)議非常相似,。)此外,，由于基于I2C的ADC能在每單位面積上提供更多通道數(shù)，所以通常被利用3軸加速度計(jì)和陀螺儀的游戲控制器和航位推算系統(tǒng)等空間受限的應(yīng)用所采用,。
然而,，I2C接口的數(shù)據(jù)傳輸速率慢，且難以隔絕,。I2C接口的數(shù)據(jù)引腳是個(gè)雙向集電極開路腳,。因此，在諸如醫(yī)療應(yīng)用等系統(tǒng)出于噪聲隔離或安全等需要,，要求進(jìn)行(光)隔離的場(chǎng)合,，采用I2C就很困難。此外,，基于I2C的系統(tǒng)速度將較慢,，其最高數(shù)據(jù)傳輸速率通常不超過3.4Mbps。
三線接口和SPI提供一種能支持100Mbps(理論上)的全雙工,、高速總線,。此外，如果把多個(gè)ADC(或其它SPI器件)連接在一條總線上,，可以將其級(jí)聯(lián)起來,。例如，可在單一隔絕的SPI總線上,，將8個(gè)MAX11040組合成32信道,，用于電網(wǎng)應(yīng)用。此外，SPI支持簡(jiǎn)單且有成本效益的(光)隔離,。這種方法在FPGA內(nèi)實(shí)現(xiàn)同樣相對(duì)容易,，但它所需的管腳比I2C多。
并行接口具有高吞吐量以及邏輯控制接口簡(jiǎn)單的特點(diǎn),，這很適合FPGA,。遺憾的是，并行接口也需要很多管腳,。
分辨率
固有的ADC誤差,、信號(hào)幅度、最低有效位(LSB)步長(zhǎng)以及動(dòng)態(tài)范圍等要求,，會(huì)使“需要多少位”這個(gè)小問題變得復(fù)雜,。例如，簡(jiǎn)單的系統(tǒng)電壓和電流測(cè)量,，可能只需要8,、10或12位ADC。但是,，測(cè)量典型的電阻橋配置內(nèi)的傳感器,，可能需要24位的Σ-ΔADC器件才能在很大的總體信號(hào)中檢測(cè)出小的信號(hào)變化。
常用dB(分貝)代表分辨率,，dB提供了ADC整體信噪比(SNR)的一個(gè)近似(也即體現(xiàn)出它能從傳感器或系統(tǒng)噪聲背景中解析出多么小的信號(hào)),。分辨率的每一位約為6dB。因此,，理論上,，12位ADC應(yīng)該有大約72dB的SNR。現(xiàn)實(shí)中,，很多因素限制了信噪比,，一款SNR為70dB或更高的12位ADC就很不錯(cuò)了。
ENOB=(SINAD–1.76)/6.02
ADC供應(yīng)商以如下兩種常見形式之一引述該指標(biāo)：有效位數(shù)(ENOB)或信噪比和失真(SINAD),。這兩種形式是相關(guān)的,。ENOB的一種定義是：
ENOB=(SINAD-1.76)/6.02
其中所有值都以dB表示。SINAD就是在剔除dc項(xiàng)后,，所要的信號(hào)(基本)與所有失真和噪聲之和的比,。因此：SINAD=(rms信號(hào)/rms噪聲)
在線性完美(無失真)但有嘈聲的系統(tǒng)中，SINAD和SNR可以互換,。我們以簡(jiǎn)單的12位、單通道ADCMAX1240為例,。數(shù)據(jù)表給出的最壞情況下的SINAD為70dB,，因此，按照上述公式，我們可得到ENOB：ENOB(MAX1240)=(70-1.76)/6.02=11.34位,。
噪聲源和諧波可對(duì)ADC的品質(zhì)造成傷害,。許多系統(tǒng)和ADC都面臨這種情況。在本文下面,，我們來考察一些常見的噪聲和諧波源,。
因此，在決定需要多少位時(shí),，要考慮諸如噪聲和諧波等系統(tǒng)和ADC誤差,，并確保即便在把上述誤差也考慮在內(nèi)時(shí)，系統(tǒng)仍有足夠的分辨率,。如果分辨率不夠高,，在數(shù)據(jù)讀取時(shí)會(huì)發(fā)生量化誤差，且系統(tǒng)精度將下降,。