《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > MEMS|傳感技術(shù) > 設(shè)計應(yīng)用 > 傳感器系統(tǒng)的高精度Hybrid ADC的研究與設(shè)計
傳感器系統(tǒng)的高精度Hybrid ADC的研究與設(shè)計
2015年電子技術(shù)應(yīng)用第12期
杜 微,，李榮寬
電子科技大學(xué) 電子工程學(xué)院電路與系統(tǒng)系,，四川 成都611731
摘要： 介紹了一種應(yīng)用于傳感器檢測系統(tǒng)的高精度Hybrid ADC，此系統(tǒng)是基于雙積分ADC與SAR ADC的混合結(jié)構(gòu),。詳細描述了此結(jié)構(gòu)提出的理論基礎(chǔ),、電路的具體結(jié)構(gòu)，并基于此結(jié)構(gòu)設(shè)計了一款16位Hybrid ADC,，此系統(tǒng)的時鐘頻率為25 MHz,，輸入電壓范圍為0.5 V~4.5 V，電源電壓為5 V,。仿真結(jié)果顯示,，此結(jié)構(gòu)的16位ADC的信噪比達到90 dB，有效位數(shù)可達到15位,，而且僅用了28個時鐘周期實現(xiàn)了16位ADC的轉(zhuǎn)換,，此結(jié)構(gòu)既有雙積分ADC的高分辨率的特點，還部分繼承了SAR ADC的速度優(yōu)勢,。
中圖分類號： TN453
文獻標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.2015.12.010

中文引用格式： 杜微,，李榮寬. 傳感器系統(tǒng)的高精度Hybrid ADC的研究與設(shè)計[J].電子技術(shù)應(yīng)用，2015,，41(12)：42-44.
英文引用格式： DU Wei,，Li Rongkuan. Design of a high resolution Hybrid ADC for sensor system[J].Application of Electronic Technique,，2015,，41(12)：42-44.
Design of a high resolution Hybrid ADC for sensor system
Du Wei，Li Rongkuan
Department of Circuits and Systems,，University of Electronic Science and Technology,，Chengdu 611731，China
Abstract： This paper presents a new architecture of Hybrid ADC based on SAR ADC and dual slope ADC used for sensor system. Based on this architecture, the 16 bits A/D converter was designed, which has a system clock frequency of 1 MHz for a supply voltage of 5 V with an input voltage from 0.5 V to 4.5 V. The SNR of the ADC can reach 90 dB, effective bit is about 15 bits. What’s more, it only takes 28 times the period of clock faster than 216 times the period of clock of the traditional dual slope architecture. This architecture not only can reach higher resolution than dual slope analog-to-digital converter but it′s conversion speed greatly accelerate due to the adoption of SAR architecture.
Key words : SAR ADC,；dual slope ADC,；high resolution

  

0 引言

    傳感器檢測系統(tǒng)大量應(yīng)用于低速、精密測量等領(lǐng)域,，如現(xiàn)有的工業(yè),、民用儀器儀表中，在如此精密的系統(tǒng)中需要一種高精度,、低功耗,、低成本的模數(shù)轉(zhuǎn)換器將未知的模擬信號轉(zhuǎn)換為已知的數(shù)字信號[1],。一般的傳感器檢測系統(tǒng)如圖1所示，傳感器感受外界微弱的模擬信號,，然后經(jīng)過放大器放大后進入高精度的A/D轉(zhuǎn)換器系統(tǒng),，轉(zhuǎn)換后得到的數(shù)字信號由后續(xù)的數(shù)字系統(tǒng)處理。此系統(tǒng)中最常用的模數(shù)轉(zhuǎn)換器有Sigma-Delta ADC和Dual slope ADC,，前者的精度很高(最高可達到24位)[2],，但是功耗和成本也相對較高，Dual slope ADC 分辨率也很高,，傳統(tǒng)結(jié)構(gòu)可達到22位,，而且還具有功耗低、成本低等特點,。但是高精度時轉(zhuǎn)換時間過長,，且積分電路需要依賴大的分布電容[3]。本文的hybrid ADC不僅可以達到很高的分辨率,，還借助SAR ADC的結(jié)構(gòu)改善了雙積分ADC的轉(zhuǎn)換速度,，同時也減小了對分布電容的依賴性。

wdz3-t1.gif

1 基本原理

    此Hybrid ADC系統(tǒng)結(jié)合了SAR ADC和雙積分ADC各自的結(jié)構(gòu)優(yōu)勢,。它的實質(zhì)是基于Two Step ADC的轉(zhuǎn)換原理,，一個基本的n+m位奈奎斯特ADC的轉(zhuǎn)換過程可以用數(shù)學(xué)公式表示為：

    wdz3-gs1-2.gif

    由式(2)可以看出此n+m位ADC的轉(zhuǎn)換公式可以拆分成兩個A/D轉(zhuǎn)換公式，一個n位主ADC的轉(zhuǎn)換公式為：

    wdz3-gs3.gif

其中Vin是整個系統(tǒng)的未知輸入電壓,，Vref是整個系統(tǒng)的參考電壓,。另一個m位子ADC的轉(zhuǎn)換公式為：

    wdz3-gs4.gif

其中，Vin1為n位主ADC轉(zhuǎn)換后的電壓殘差,，而此時m位子ADC的參考電壓為：

    wdz3-gs5.gif

    此Hybrid ADC的n位主ADC采用改進的雙積分結(jié)構(gòu),，m位子ADC采用SAR ADC的結(jié)構(gòu)。系統(tǒng)開始工作時先進行n位雙積分ADC的轉(zhuǎn)換,，將轉(zhuǎn)換完成后的殘差電壓作為m位SAR ADC的未知輸入信號,。整個過程等效實現(xiàn)了n+m位的轉(zhuǎn)換。

    系統(tǒng)中的m位SAR ADC系統(tǒng)結(jié)構(gòu)如圖2所示,，其中C是單位電容,，最右端的電容為終端匹配電容。第一個工作過程為采樣模式：此時電容陣列的上極板通過開關(guān)k1連接模擬地（Vcm）,，下極板連接輸入電壓Vin,；第二個工作過程為保持模式：此時k1斷開，電容陣列的下極板全部接地,；第三個過程為轉(zhuǎn)換模式：此時除終端匹配電容外的所有電容受到SAR邏輯控制,，從最高位MSB開始，每一位分別連接至Vref實現(xiàn)對模擬電壓的逼近,。

wdz3-t2.gif

    采用此結(jié)構(gòu)的優(yōu)勢在于：通過邏輯控制SAR ADC的電容陣列,，可以提取出n位雙積分ADC轉(zhuǎn)換的電壓殘差,。在SAR ADC的轉(zhuǎn)換模式完成后，將終端電容下極板連接到Vref,，其余所有電容的下極板連接到地,。此時簡化的等效電路如圖3所示，此電路可以容易地提取出電壓殘差。

wdz3-t3.gif

    由基本的電容串聯(lián)分壓理論求得：

    wdz3-gs6.gif

    DAC電容陣列的上下極板的電荷守恒可以得到：

    wdz3-gs7.gif

    而V1就是n位雙積分ADC轉(zhuǎn)換后的電壓殘差Vin1，此電壓恰好可以作為m位SAR ADC的輸入信號,。

2 系統(tǒng)結(jié)構(gòu)

    基于以上原理,，設(shè)計了一款16位Hybrid ADC，其中8位雙積分ADC作為主ADC，8位 SAR ADC作為子ADC。系統(tǒng)框圖如圖4所示，主要由雙積分模塊,、SAR ADC、鎖存器,、數(shù)字控制邏輯幾部分組成,。

wdz3-t4.gif

    整個16位Hybrid ADC的轉(zhuǎn)換分為兩個過程。首先,，輸入信號先通過雙積分ADC進行轉(zhuǎn)換,，此過程與傳統(tǒng)的雙積分ADC的工作過程相似。轉(zhuǎn)換完成后,，通過鎖存器將得到的8位二進制碼存儲起來,；然后，通過數(shù)字邏輯控制電容陣列,，進行電壓殘差的提?。蛔詈?，將提取出的電壓殘差作為8位SAR ADC的輸入信號再進行轉(zhuǎn)換,，整個過程僅用了8位積分式ADC的轉(zhuǎn)換時間，而等效實現(xiàn)了16位ADC的轉(zhuǎn)換,。

    相對于現(xiàn)有的幾種ADC,，此結(jié)構(gòu)的創(chuàng)新之處有：

    (1)部分采用了雙積分ADC和SAR ADC的結(jié)構(gòu),，利用各自的優(yōu)點來彌補對方的不足,。

    (2)由于采用了多路復(fù)用的工作方式，對于電壓殘差的提取僅通過簡單的數(shù)字控制邏輯而得到,，沒有明顯增加電路的復(fù)雜度,。

3 電路設(shè)計

    如果n位雙積分ADC轉(zhuǎn)換后的殘差電壓比較小，后續(xù)的比較器可能無法分辨[3],，這會直接導(dǎo)致m位SAR ADC轉(zhuǎn)換失敗,。為了解決這個問題,，本系統(tǒng)對傳統(tǒng)的雙積分結(jié)構(gòu)進行了改進，引入了自動補償電路,，如圖5所示,，通過開關(guān)控制有效積分電阻和電容的值，從而改變積分的時間常數(shù),。如果輸入信號電壓Vin比較小,，此時開關(guān)S1、S3受數(shù)字邏輯控制而閉合,，電阻R1與R2并聯(lián),，電容C1與C2串聯(lián)，這將導(dǎo)致等效積分電阻,、電容的值減小,，所以積分器的增益1/RC增大，輸出信號幅度從新變大,，減小了比較器分辨力的設(shè)計壓力,，也保證了后續(xù)的SAR ADC能夠正常工作。

wdz3-t5.gif

    整個系統(tǒng)中的運放采用了高增益的折疊共源共柵結(jié)構(gòu),，因為此Hybrid ADC要求能夠處理0.5 V～4.5 V的輸入信號,，這就要求運放的輸入共模范圍大于4 V，為了增大輸入共模范圍,，選擇了軌到軌運放的結(jié)構(gòu)[6],，具體實現(xiàn)電路如圖6所示。在0.25 μm工藝下,，對此運放進行仿真,，其增益和相位曲線如圖7所示，由圖可知運放的增益達到118 dB,，相位裕度大于70°,，單位增益帶寬達到100 MB。

wdz3-t6.gif

wdz3-t7.gif

4 系統(tǒng)仿真結(jié)果

    在0.25 μm工藝下,，對搭建的16位Hybrid ADC系統(tǒng)進行瞬態(tài)仿真,，系統(tǒng)時鐘頻率為25 MHz，輸入信號頻率為5 kHz時,，將此16(m=n=8)位ADC的輸出數(shù)字信號導(dǎo)入到MATLAB中進行FFT運算,，結(jié)果如圖8所示，信噪比SNR可達到90 dB,，有效位數(shù)約為15位,，其中的誤差主要來自于數(shù)字控制邏輯。若采用n=11位主ADC,，m=11位子ADC 的結(jié)構(gòu),，此Hybrid ADC的有效位數(shù)可以達到20 bit的精度,，不過隨著位數(shù)的增高，仿真需要大量的時間,。

wdz3-t8.gif

    相對于現(xiàn)有的幾種ADC,，此Hybrid ADC具有以下優(yōu)點：(1)由于部分采用了積分式ADC的結(jié)構(gòu)，使得此Hybrid ADC能達到更高的分辨率,，而且減小了積分式ADC對大積分電容的依賴性,。(2)由于部分采用了SAR ADC的結(jié)構(gòu)，使得此ADC的轉(zhuǎn)換速率遠遠快于傳統(tǒng)的積分式ADC,。(3)此系統(tǒng)采用了復(fù)用的工作模式,，從而使得芯片的功耗不會明顯增大。

5 結(jié)論

    此Hybrid ADC系統(tǒng)采用了兩步轉(zhuǎn)換的工作方式,，結(jié)合了雙積分ADC和SAR ADC的結(jié)構(gòu)優(yōu)勢,，不僅使得分辨率得以提高，而且轉(zhuǎn)換速率也比積分式ADC提高很多,；同時系統(tǒng)中還引入了自動補償?shù)姆椒▽鹘y(tǒng)結(jié)構(gòu)進行改進,，從根本上改善了傳統(tǒng)的雙積分ADC需要大的分布電容的缺點。值得一提的是此系統(tǒng)由于采用了復(fù)用技術(shù),，所以將會繼續(xù)保持低功耗的優(yōu)勢,。此系統(tǒng)的缺點是數(shù)字控制邏輯比傳統(tǒng)方法更復(fù)雜，且占據(jù)的芯片面積要有所增加,，所以如何找到一種簡潔有效的控制方法至關(guān)重要,。此系統(tǒng)結(jié)構(gòu)將更加適合于低速、精密測量等領(lǐng)域,。

參考文獻

[1] Razavi B.模擬CMOS集成電路設(shè)計[M].陳貴燦,，等，譯.西安：西安交通大學(xué)出版社,，2001.

[2] ALLEN P E,，HOLBERG D R.CMOS analog circuit design[M].Second edition.Oxford University，2002.

[3] JOHNS D A,，MARTIN K.Analog integrated circuit design[M].New York：iley,，1997.

[4] BAKER R J.CMOS circuit design，layout and simulation[M].3rd Edition.John Wiley & Sons,，Inc,，2010.

[5] 羅剛.基于雙積分原理的ADC設(shè)計[D].成都：電子科技大學(xué)，2009.

[6] 趙天挺.一種CMOS 12-bit 125ksps全差分SAR ADC[D].天津：南開大學(xué),，2004.

此內(nèi)容為AET網(wǎng)站原創(chuàng),，未經(jīng)授權(quán)禁止轉(zhuǎn)載。