0 引言

    1394總線主要由機載網(wǎng)絡接口子卡連接組成,，航電1394總線節(jié)點產(chǎn)品為主機使用1394網(wǎng)絡通信服務提供軟、硬件接口,，完成主機設備與1394總線間的信息交互能力,，實現(xiàn)對1394總線網(wǎng)絡系統(tǒng)運行的集中管理、時統(tǒng)控制,、網(wǎng)絡結(jié)構(gòu)維護和網(wǎng)絡數(shù)據(jù)通信功能,，滿足任務系統(tǒng)對1394網(wǎng)絡的需求。該節(jié)點采用標準化,、通用化及軟硬件協(xié)同的設計思路,，由驅(qū)動軟件和FPGA邏輯共同實現(xiàn)SAE AS5643協(xié)議要求的CC、RN,、BM一體化功能,，提供PCI和PCIE兩種主機接口，支持S100B/S200B/S400B總線通信速率,，并通過電氣特性驗證及可靠性與環(huán)境試驗驗證,，滿足高可靠性機載環(huán)境使用的需求。

    本文從硬件,、邏輯構(gòu)架和軟件三方面詳細介紹了航電1394總線節(jié)點的設計與實現(xiàn)過程,，并通過網(wǎng)絡驗證平臺對節(jié)點功能、性能進行驗證,。

1 節(jié)點設計

    航電1394總線節(jié)點作為接入總線系統(tǒng)中的通用1394通信模塊,，具備航電系統(tǒng)CC/RN/BM角色，實現(xiàn)1394總線網(wǎng)絡的控制,、數(shù)據(jù)傳輸?shù)裙δ?。其設計遵循航空電子通信系統(tǒng)的層次結(jié)構(gòu)劃分（見圖1），實現(xiàn)了系統(tǒng)物理層,、數(shù)據(jù)鏈路層,、傳輸層和驅(qū)動層的功能,，其中，物理層與數(shù)據(jù)鏈路層由硬件實現(xiàn),，傳輸層(AS5643協(xié)議)通過可編程邏輯實現(xiàn),，應用軟件和驅(qū)動軟件駐留在上位機中，應用軟件與特定的子系統(tǒng)有關(guān),，通過調(diào)用驅(qū)動軟件實現(xiàn)子系統(tǒng)功能要求,。

1.1 硬件設計

    航電1394總線節(jié)點硬件設計采用標準化、通用化及軟硬件協(xié)同的設計思路,，實現(xiàn)了CC/RN/BM功能統(tǒng)一設計,，提供標準PCI及PCIE主機接口，具有1394總線AS5643協(xié)議解析,、1394電氣信號驅(qū)動和消息存儲功能,。其主要硬件結(jié)構(gòu)設計如圖2所示。

    節(jié)點設計采用FPGA邏輯實現(xiàn)AS5643協(xié)議處理功能,，完成應用系統(tǒng)與主機接口連接,。其中1394接口信號經(jīng)過變壓器耦合方式輸出，每個節(jié)點對外提供3個端口,，端口符合IEEE 1394B規(guī)范要求,，支持S100、S200和S400 3種傳輸速率,；1394鏈路層功能和1394物理層功能分別由符合協(xié)議規(guī)范的接口集成電路實現(xiàn),；提供4路離散量輸出信號和4路離散量輸入信號，用于搶權(quán)控制和功能擴展,；配置1片4 Mbit Flash存儲器,，用于存儲總線配置表^[1]。

    各主要模塊功能如下：

    (1)主機接口電路模塊：主機接口可以采用32 bit/33 MHz工作方式PCI接口,；也可以提供兼容PCIe1.1的1x規(guī)格,、高速2.5 Gb/s接口。采用主機提供的二級直流電源(+5 V),，經(jīng)過電壓轉(zhuǎn)換器件產(chǎn)生3.3 V,、2.5 V,、1.8 V,、1.2 V、1 V等各種電壓,，滿足不同功能電路使用,。

    (2)時鐘電路模塊：主要由FPGA時鐘使用單端輸出的30 MHz晶振提供，便于邏輯功能分區(qū)實現(xiàn),。1394物理層時鐘按照協(xié)議規(guī)范,，可選晶振或晶體提供49.152 MHz時鐘信號輸入,。

    (3)復位電路模塊：復位電路可根據(jù)實際的復位時間要求進行選擇，節(jié)點設計包含兩個復位：復位一為確保FPGA邏輯加載在全局復位結(jié)束前完成,，采用監(jiān)控芯片實現(xiàn)電壓控制和復位輸出,；復位二為滿足單一復位時間要求，采用RC復位電路與施密特反相器配合消抖實現(xiàn)總線物理層接口復位,。

1.2 邏輯設計

    FPGA邏輯結(jié)構(gòu)設計主要集成了主機接口模塊和AS5643協(xié)議處理模塊兩部分,，其功能框圖如圖3所示^[2]。主機接口模塊是主機與AS5643協(xié)議處理模塊進行數(shù)據(jù)交互的接口,，實現(xiàn)主機對AS5643協(xié)議處理模塊所有資源的訪問,。

    AS5643協(xié)議處理單元模塊是FPGA邏輯設計的主要實現(xiàn)單元，該模塊采用CC/RN/BM節(jié)點一體化設計,，完成主機與鏈路層接口芯片之間的通信,，實現(xiàn)了AS5643協(xié)議定義的總線同步、總線通信,、總線系統(tǒng)容錯等關(guān)鍵技術(shù),，支持S100B、S200B或S400B模式通信,。

    FPGA邏輯結(jié)構(gòu)采用共享主機存儲工作方式,，具備DMA引擎，實現(xiàn)數(shù)據(jù)在FPGA雙口與主機RAM之間的高速搬移,；提供片內(nèi)DPRAM存儲配置表信息,，最大支持收發(fā)各128條消息，根據(jù)總線配置表進行消息調(diào)度,；消息負載長度可配置,，S100B模式下支持最大512 B，S400B模式下最大2 KB,。

1.3 軟件設計

    節(jié)點軟件由應用軟件和驅(qū)動軟件組成,。驅(qū)動軟件主要完成主機端與1394節(jié)點之間的數(shù)據(jù)交互，是主機應用層與AS5643邏輯的中間層,，提供API接口函數(shù)給上層應用調(diào)用,，將應用層和硬件與邏輯之間的交互分開^[3]。上層應用軟件與特定的子系統(tǒng)有關(guān),，應用軟件通過調(diào)用驅(qū)動軟件實現(xiàn)節(jié)點功能,。軟件體系結(jié)構(gòu)如圖4所示。

    驅(qū)動軟件作為主機訪問1394接口子卡硬件資源和數(shù)據(jù)收發(fā)的接口,，主要實現(xiàn)1394B總線數(shù)據(jù)通信和網(wǎng)絡管理,，可提供對1394節(jié)點內(nèi)程序的調(diào)度，對1394節(jié)點狀態(tài)的報告等處理，由主機應用層軟件進行調(diào)用,。軟件采用CC/RN/BM節(jié)點功能兼容設計,，支持VxWorks、ACoreOS,、ACoreOS653等多種操作系統(tǒng)環(huán)境,。

    驅(qū)動軟件按功能模塊分為設備管理模塊、消息控制模塊,、網(wǎng)絡管理模塊,、時統(tǒng)管理模塊和中斷處理模塊等，如圖5所示,。

    節(jié)點軟件實現(xiàn)首先完成主機接口初始化,，實現(xiàn)板卡資源的訪問、狀態(tài)及信息的控制與讀取,。其次上層應用軟件通過調(diào)用驅(qū)動軟件實現(xiàn)1394節(jié)點功能,，包括按照系統(tǒng)需求設置節(jié)點角色、網(wǎng)絡工作模式及加載系統(tǒng)配置表進行邏輯內(nèi)部寄存器配置等來完成正常的網(wǎng)絡管理及數(shù)據(jù)通信,。即CC節(jié)點能夠正確獲取網(wǎng)絡控制權(quán),，處理網(wǎng)絡節(jié)點狀態(tài)，發(fā)布網(wǎng)絡時間,，發(fā)送和接收異步流消息,；RN節(jié)點能夠發(fā)送上下網(wǎng)請求，獲取網(wǎng)絡時鐘,，發(fā)送和接收異步流消息^[4],。軟件流程如圖6所示。

2 技術(shù)優(yōu)勢

    與其他總線節(jié)點相比,，該設計實現(xiàn)的總線節(jié)點主要技術(shù)優(yōu)點如下：

    (1)提出了PCI/PCIE接口復用設計電路,，滿足多種主機接口需求；

    (2)產(chǎn)品功耗較低(不大于6 W),，體積小(68 mm×68 mm）,，重量輕(不超過60 g)，可靠性高,，使得產(chǎn)品應用范圍更廣,，滿足機載及地面環(huán)境下的多重應用需求；

    (3)針對機載總線傳輸高可靠要求,，按照S100B,、S200B、S400速率下的電氣特性指標,，完成1394接口物理層信號完整性分析,、設計及驗證，有效地提高了總線信號傳輸質(zhì)量,，保障了數(shù)據(jù)傳輸可靠性,；

    (4)實現(xiàn)按照預分配的偏移時刻定時發(fā)送的事件消息，實現(xiàn)Mil-1394總線網(wǎng)絡管理,、網(wǎng)絡時統(tǒng)以及流數(shù)據(jù)傳輸?shù)姆椒半娐罚?/p>

    (5)為提高產(chǎn)品的應用靈活性,，在軟件、邏輯,、硬件設計中首次采用CC/RN/BM一體化設計,；

    (6)設計實現(xiàn)了一種支持總線多節(jié)點的總線配置表結(jié)構(gòu)和加載方案，滿足機載產(chǎn)品在線加載的應用要求,；

    (7)從總線系統(tǒng),、總線信號質(zhì)量和線纜/連接器測試三方面構(gòu)建總線驗證系統(tǒng)，進行網(wǎng)絡通信測試,、產(chǎn)品電氣特性測試以及線纜連接器測試,。

3 測試及驗證

    航電1394總線節(jié)點測試主要針對板卡性能和功能進行測試，以保證該節(jié)點設計滿足協(xié)議功能需求和高可靠性,、實時性的性能要求,。

    驗證環(huán)境由航電1394總線節(jié)點測試系統(tǒng)、1394航電仿真卡測試系統(tǒng),、連接線纜等組成,，其中1394總線分析儀作為監(jiān)控節(jié)點接入測試網(wǎng)絡。圖7為一個簡易的驗證環(huán)境連接圖,。

    針對Mil-1394總線對總線信號質(zhì)量的要求,，進行了環(huán)境試驗下的總線電氣特性測試和可靠性試驗等測試，保證其在惡劣復雜工作環(huán)境下的正常通信,。該測試保證了總線信號傳輸質(zhì)量,，保障數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

    功能測試通過搭建1394航電仿真卡與待測試子卡進行點對點測試，以及在驗證環(huán)境中加入多個待測子卡,，組成網(wǎng)絡測試1394總線系統(tǒng)通信功能是否正常,。主要測試待測子卡是否滿足AS5643協(xié)議的需求，包括STOF包發(fā)送/接收,、總線網(wǎng)絡管理,、時統(tǒng)管理、異步流消息的發(fā)送/接收,、總線配置表文件加載,、總線故障注入等。經(jīng)驗證,，1394總線節(jié)點能夠?qū)崿F(xiàn)航電系統(tǒng)1394總線節(jié)點功能,，并且通過1394總線協(xié)議分析儀監(jiān)控結(jié)果分析得知功能正常。

4 結(jié)論

    本文就航電1394總線節(jié)點的設計及實現(xiàn)技術(shù)進行研究，從硬件架構(gòu),、邏輯設計及軟件實現(xiàn)等方面進行了分析,。經(jīng)1394總線驗證平臺實測，結(jié)果表明該航電1394總線節(jié)點實時性強,、準確性高,、性能穩(wěn)定，并通過國軍標軟件工程化標準測試,，可為各類機載安全關(guān)鍵和任務關(guān)鍵子系統(tǒng)提供高可靠,、高確定、高帶寬的系統(tǒng)級總線接口,，并為相關(guān)產(chǎn)品開發(fā)提供設計思路和實踐經(jīng)驗,。

參考文獻

[1] 張大樸，王曉,，張大力,，等.IEEE1394協(xié)議及接口設計[M]．西安：西安電子科技大學出版社，2004.

[2] 趙彬,，田澤,，楊峰，等.基于AS5643協(xié)議的接口模塊設計與實現(xiàn)[J]．計算機技術(shù)與發(fā)展,，2013,23(8)：100-102.

[3] 馮莎,，盧選民，王興亮．一種基于SAE AS5643總線協(xié)議的驅(qū)動程序設計[J]．測控技術(shù),，2013,，31(10)：98-100.

[4] 張少峰，田澤,，楊峰,，等.基于AS5643協(xié)議的Mil-1394仿真卡設計與實現(xiàn)[J]．計算機技術(shù)與發(fā)展，2013(8)：168-171.