徐韋佳，施琴,，田俊杰,，李延標(biāo)

　　（解放軍理工大學(xué) 理學(xué)院,，江蘇 南京 211101）

       摘要：提出一種應(yīng)用于10位逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）的高精度比較器,，具有精度高、功耗低的特點(diǎn),。該比較器采用差分結(jié)構(gòu)的前置放大電路,，提高輸入信號(hào)的精度，其自身隔離效果減小了鎖存器的回踢噪聲和失調(diào)電壓,。動(dòng)態(tài)鎖存電路采用兩級(jí)正反饋,，有效提高比較器的響應(yīng)速度。輸出緩沖級(jí)電路增強(qiáng)輸出級(jí)的驅(qū)動(dòng)能力,，調(diào)整輸出波形,。該比較器電路采用SMIC 65 nm CMOS工藝技術(shù)實(shí)現(xiàn)，使用Cadence公司Spectre系列軟件對(duì)進(jìn)行仿真,，設(shè)置工作電壓2.5 V,，采樣頻率2 MHz，仿真結(jié)果表明,，比較器的分辨率是0.542 5 mV,，精度達(dá)到11位，失調(diào)電壓為1.405 μV,，靜態(tài)功耗為63 μW,，已成功應(yīng)用于10位SAR ADC。

　　關(guān)鍵詞：SAR ADC,；高精度,；比較器

　　中圖分類號(hào)：TN432文獻(xiàn)標(biāo)識(shí)碼：ADOI： 10.19358/j.issn.16747720.2017.04.010

　　引用格式：徐韋佳，施琴,，田俊杰,，等.一種應(yīng)用于10位SAR ADC的高精度比較器電路設(shè)計(jì)［J］.微型機(jī)與應(yīng)用，2017,36（4）：32-35.

0引言

　　隨著集成電路的發(fā)展,，數(shù)字通信得到了廣泛應(yīng)用,，模數(shù)轉(zhuǎn)換器（AnalogtoDigital Converter, ADC）作為實(shí)現(xiàn)模數(shù)轉(zhuǎn)換的關(guān)鍵器件,，得到了快速發(fā)展［1］。在諸多不同結(jié)構(gòu)的ADC類型中,，逐次逼近型ADC（Successive Approximation AnalogtoDigital Converter, SAR ADC）具有面積小,、功耗低、精度相對(duì)較高,、輸出數(shù)據(jù)無(wú)延遲的特點(diǎn),，廣泛應(yīng)用在消費(fèi)電子、醫(yī)療設(shè)備,、工業(yè)控制等諸多領(lǐng)域,。而高精度比較器作為高性能SAR ADC的核心器件，其精度對(duì)ADC的性能起著至關(guān)重要的作用,。因此,，要實(shí)現(xiàn)高性能ADC，比較器的精度是關(guān)鍵,。

　　當(dāng)前對(duì)比較器的研究主要包括多級(jí)開(kāi)環(huán)比較器,、開(kāi)關(guān)電容比較器、動(dòng)態(tài)鎖存再生比較器等,。多級(jí)開(kāi)環(huán)比較器具有較高的速度和精度,，但是由于受到多級(jí)放大器的帶寬限制，速度難以提升［2］,；開(kāi)關(guān)電容比較器可以采用失調(diào)消除技術(shù)消除失調(diào)電壓,，提高精度，但是存在較為嚴(yán)重的電荷注入和時(shí)鐘饋通效應(yīng),，增加了設(shè)計(jì)難度,；動(dòng)態(tài)鎖存比較器的響應(yīng)速度快，但是回踢噪聲和失調(diào)電壓都比較大,，不適用于高精度系統(tǒng),。因此，本文提出一種應(yīng)用于10位SAR ADC的高精度比較器,，采用前置差分預(yù)放大電路,、兩級(jí)正反饋Latch鎖存判斷電路和輸出緩沖電路的結(jié)構(gòu)，工作在2 MHz時(shí)鐘頻率下,，失調(diào)電壓低,、回踢噪聲小，精度達(dá)到11位,，具有高精度,、低功耗的特點(diǎn)，可以實(shí)現(xiàn)10位高性能SAR ADC的模數(shù)轉(zhuǎn)換。

1比較器結(jié)構(gòu)的選取

　　比較器主要分為放大器結(jié)構(gòu)的靜態(tài)比較器和通過(guò)時(shí)鐘觸發(fā)工作的動(dòng)態(tài)比較器,。前者主要用于傳統(tǒng)的連續(xù)時(shí)間電路,，而后者廣泛應(yīng)用于開(kāi)關(guān)電容電路。忽略漏電流的因素,，動(dòng)態(tài)比較器由于速度快,、靜態(tài)功耗幾乎為零，多用于ADC系統(tǒng)中,。然而，動(dòng)態(tài)比較器由于較大的失調(diào)電壓和回踢噪聲,，限制了分辨率的提高,。

　　Latch鎖存器作為動(dòng)態(tài)比較器中的重要組成部分，溝道長(zhǎng)度越短,，輸入信號(hào)越大,，鎖存器響應(yīng)越快［3］。因此,，為了提高響應(yīng)速度,，在鎖存器前，前置一級(jí)差分放大電路,，預(yù)先放大待比較信號(hào),，能夠提高Latch的響應(yīng)速度［3］。同時(shí),，差分結(jié)構(gòu)可以去除誤差信號(hào)成分,，有效減少由直流失調(diào)電壓、開(kāi)關(guān)的時(shí)鐘饋通效應(yīng),、電荷注入效應(yīng)而引起的誤差,。由于預(yù)放大電路內(nèi)部和輸出端加載隔離電路，使得其輸出信號(hào)多次衰減后到達(dá)信號(hào)的輸入端,，能夠有效減小回踢噪聲對(duì)預(yù)放大電路輸入端信號(hào)的影響,。預(yù)放大鎖存器的失調(diào)電壓與正反饋鎖存器相比較，有實(shí)質(zhì)性降低,。正反饋鎖存器的失調(diào)電壓通過(guò)預(yù)放大級(jí),，對(duì)輸入管的貢獻(xiàn)大幅度下降。因此,，預(yù)放大鎖存器的失調(diào)電壓主要取決于預(yù)放大電路的失調(diào),。

　　一般傳統(tǒng)的放大器的單位增益帶寬為常數(shù)［4］。為了滿足高精度的要求,，前置預(yù)放大器的設(shè)計(jì)原則是高增益小帶寬,，然而過(guò)高的精度會(huì)降低比較器的速度［5］。因此，要為前置預(yù)放大電路選取合適的增益,。

　　綜上所述,，如圖1所示，Vip和Vin分別是差分對(duì)的兩個(gè)輸入信號(hào),，采用前置差分預(yù)放大電路作為比較器信號(hào)輸入端,，兼顧精度和速度的要求，其隔離電路減小了Latch正反饋產(chǎn)生的回踢噪聲以及失調(diào)電壓,；Δu1和Δu2作為鎖存電路的輸入,，Latch鎖存電路采用二級(jí)正反饋來(lái)提高比較器的響應(yīng)速度，小尺寸的MOS管可以減小傳輸延時(shí),；鎖存器輸出的高低電平VA和VB輸入給緩沖級(jí),，輸出級(jí)采用反相器級(jí)聯(lián)，調(diào)整波形,，減小延時(shí),，增加驅(qū)動(dòng)能力，最終輸出Vout1和Vout2兩個(gè)高低電平,?！?/p>

2比較器具體電路設(shè)計(jì)

　　2.1前置差分預(yù)放大電路

　　比較器的第一級(jí)采用的是前置差分預(yù)放大電路，如圖2所示,。NMOS管M1和M2分別作為差分放大器的信號(hào)輸入端,，Vip和Vin是兩個(gè)待比較的輸入信號(hào)。晶體管M15,、M17和M21具有復(fù)位功能,，當(dāng)時(shí)鐘信號(hào)為低電平時(shí)，將當(dāng)前輸出清為零,。PMOS管M16和M18充當(dāng)濾波電容,，提高預(yù)放大電路的精度。尾電流由開(kāi)關(guān)信號(hào)控制,，當(dāng)開(kāi)關(guān)信號(hào)為低電平時(shí),，尾電流被關(guān)閉，比較器處于低功耗模式［6］,?！?/p>

　　預(yù)放大器電路通過(guò)放大兩個(gè)差分輸入信號(hào)Vip和Vin，從而提高比較器的精度,，降低比較器的設(shè)計(jì)難度,。PMOS管M5和M6組成PMOS鎖存電路。這是因?yàn)楸容^器需要具有鎖存功能的放大電路,。當(dāng)信號(hào)輸入,，經(jīng)過(guò)前置差分放大器的放大后,，輸入信號(hào)被鎖存，并成為輸出結(jié)果,。此時(shí),，下一級(jí)的鎖存電路不工作。在時(shí)鐘信號(hào)的作用下,，前置差分放大器停止工作,，下一級(jí)的鎖存電路在接收到上一級(jí)放大電路的輸出結(jié)果后開(kāi)始工作，并最終輸出結(jié)果,。

　　該前置放大電路有兩條反饋路徑,。第一條反饋路徑是晶體管M1和M2形成的電流負(fù)反饋。第二條反饋是晶體管M5,、M6的柵漏極連接的電壓正反饋,。當(dāng)正反饋系數(shù)小于負(fù)反饋系數(shù)時(shí)，整個(gè)電路將呈現(xiàn)負(fù)反饋,，同時(shí)也失去了遲滯效應(yīng)（如果實(shí)現(xiàn)反饋補(bǔ)償，則成為傳統(tǒng)的運(yùn)算放大器）,。否則,，整個(gè)電路會(huì)呈現(xiàn)正反饋，產(chǎn)生遲滯效應(yīng),，能夠有效地過(guò)濾掉輸入噪聲［4］,。這時(shí)：

　　如果β5/β3<1，則傳輸函數(shù)中沒(méi)有延時(shí),；

　　如果β5/β3>1,，則遲滯出現(xiàn)。

　　其中,，β=(W/L)·K_(n·p),。

　　通過(guò)設(shè)置M3的寬長(zhǎng)比大于M5，將該結(jié)構(gòu)作為比較器的輸入級(jí),，起放大作用,，而非遲滯作用。

　　為了減少比較器設(shè)計(jì)的難度,，在預(yù)放大級(jí)必須有一個(gè)大的增益,。但是寬的帶寬和大的增益是矛盾的，它們之間必須有一個(gè)折衷,。

　　前置放大器級(jí)的增益可以表示為：

　　A=-gmM1R=-gmM1(gmM3-gmM5)（1）

　　單位增益帶寬表示為：

　　GBW=gmM1/C（2）

　　gmM1,，gmM3，gmM5分別是晶體管M1,、M3和M5的跨導(dǎo),，C是前置差分放大電路的等效輸出電容,。由方程（1）、（2）可知,，通過(guò)調(diào)整M1和M2的器件尺寸,，可以使前置放大器獲得適當(dāng)?shù)脑鲆婧蛶挕?/p>

　　2.2兩級(jí)正反饋鎖存電路

　　比較器的第二級(jí)采用的是兩級(jí)正反饋Latch鎖存電路，如圖3所示,。PMOS管M26和M27構(gòu)成PMOS鎖存器,，NMOS管M24和M25構(gòu)成NMOS鎖存器。兩級(jí)鎖存加速了正反饋?lái)憫?yīng),，使得輸入信號(hào)Δu1和Δu2快速進(jìn)行比較,，形成高、低水平輸出,。

　　鎖存階段有兩種工作模式,，分別是復(fù)位和再生［7］。在復(fù)位模式,，尾電流源M32關(guān)閉以降低功耗,，此時(shí)開(kāi)關(guān)M30和M31導(dǎo)通，使鎖存器輸出VA,、VB兩個(gè)高電平,。開(kāi)關(guān)M28和M29導(dǎo)通，使上一次輸出迅速?gòu)?fù)位,，準(zhǔn)備接下來(lái)的比較,。在再生模式，開(kāi)關(guān)M30,、M31,、M28和M29都截止。M26和M27的漏極電壓拉至電源電壓AVDD,，加大鎖存器中的電流差,，并且提高增益。通過(guò)兩個(gè)正反饋回路,，輸入的電壓差Δu1和Δu2進(jìn)行迅速比較,，比較結(jié)果保持在鎖存器中，直到重新開(kāi)始復(fù)位模式,。

　　在這個(gè)設(shè)計(jì)中,，兩個(gè)正反饋回路的結(jié)構(gòu)，使鎖存階段有較大的增益,、更快的再生和復(fù)位速度,。鎖存器的常數(shù)時(shí)間主要取決于通道長(zhǎng)度。因此,，采用了兩對(duì)小尺寸的交叉耦合晶體管,。通過(guò)調(diào)整輸入對(duì)管的寬度,，以確保載流子的流動(dòng)性［89］。增加晶體管M22,、M23的寬長(zhǎng)比,，這樣在再生模式，就會(huì)有足夠的電流來(lái)驅(qū)動(dòng)鎖存器迅速建立,，減少響應(yīng)時(shí)間,。

　　2.3輸出緩沖級(jí)電路

　　圖4輸出緩沖級(jí)電路比較器的第三級(jí)是輸出緩沖級(jí)電路，如圖4所示,。輸出緩沖級(jí)電路將鎖存器輸出的高低電平轉(zhuǎn)換成邏輯電平,，用于匹配數(shù)字電路。輸出緩沖級(jí)由兩級(jí)反相器組成,。由于前一級(jí)輸出電平未達(dá)到標(biāo)準(zhǔn)電平或波形不理想,，兩個(gè)反相器級(jí)聯(lián)可以用于波形整形。同時(shí)增加了驅(qū)動(dòng)能力,，并降低了傳輸延遲,。

3電路仿真與分析

　　在SMIC 65 nm CMOS工藝下，設(shè)置電源電壓為2.5 V,，采樣率為2 MHz,，使用Cadence公司Spectre系列軟件對(duì)設(shè)計(jì)的電路進(jìn)行仿真。

　　3.1前置差分預(yù)放大電路仿真

　　圖5是前置差分放大器的頻率特性曲線,。設(shè)置共模電平為1.25 V，輸入差分信號(hào)分別為0.5 V和 -0.5 V,。仿真結(jié)果表明,，前置放大器的電壓增益為19.55 dB，-3 dB帶寬約738.9 MHz,。

　　3.2鎖存器瞬態(tài)響應(yīng)仿真

　　圖6是鎖存器瞬態(tài)響應(yīng)的仿真結(jié)果,。共模電壓為1.25 V，復(fù)位信號(hào)頻率為20 MHz,，當(dāng)鎖存器的輸入差分電壓為1.085 mV時(shí),，鎖存器的輸出翻轉(zhuǎn)，此時(shí)比較器的輸入電壓差為0.542 5 mV,。因此,，比較器的最小可分辨電壓為0.542 5 mV，精度達(dá)到11位,，符合對(duì)±0.5 LSB的分辨率要求（0.976 6 mV）［10］,。

　　圖7是比較器失調(diào)電壓的仿真結(jié)果，采用MonteCarlo方法進(jìn)行模擬,。仿真結(jié)果表明,，該比較器的失調(diào)電壓約為1.405 μV,，滿足設(shè)計(jì)要求。

　　比較器仿真結(jié)果如表1所示,。

4結(jié)論

　　本文提出了一種應(yīng)用于10位SAR ADC的高精度CMOS動(dòng)態(tài)閂鎖電壓比較器,，工作于2 MHz采樣時(shí)鐘頻率，2.5 V電源電壓,，采用SMIC 65 nm工藝實(shí)現(xiàn),。采用前置差分預(yù)放大電路、兩級(jí)動(dòng)態(tài)Latch正反饋鎖存電路,、輸出緩沖級(jí)電路的設(shè)計(jì),，達(dá)到了要求的性能指標(biāo)。仿真結(jié)果表明,，該比較器的輸入失調(diào)電壓為1.405 μV,，最小分辨電壓為0.542 5 mV，精度達(dá)到了11位,，靜態(tài)功耗63 A6CCW,，具有較高的分辨率和較低的功耗。目前,，該比較器已成功應(yīng)用于10位SAR ADC中,。

參考文獻(xiàn)

　　［1］ 畢查德·拉扎維(美). 模擬CMOS集成電路設(shè)計(jì)［M］. 陳貴爛,，譯.西安: 西安交通大學(xué)出版社, 2003.

　?。?］ 郭永恒, 陸鐵軍, 王宗民. 一種高速高精度比較器的設(shè)計(jì)［J］. 微電子學(xué)與計(jì)算機(jī), 2011, 28(1): 50-53.

　　［3］ Tong Xingyuan, Zhu Zhangming,， Yang Yintang. An offset cancellation technique in a switchedcapacitor comparator for SAR ADCs［J］. IEEE Journal of Semiconductors, 2012,，33（1）:015011-1015011-5.

　　［4］ ALLEN P E, HOLBERG D R. COMS analog circuit design, Second Edition［M］. 北京: 電子工業(yè)出版社, 2002.

　?。?］ 陳幼青, 何明華. 應(yīng)用于14bit SAR ADC的高精度比較器的設(shè)計(jì)［J］. 微電子學(xué)與計(jì)算機(jī), 2011, 28(6): 109-112.

　?。?］ SHIKATA A, SEKIMOTO R, KURODA T, et al.A 0.5V 1.1 MS/sec 6.3fJ/ConversionStep SARADC with trilevel comparator in 40nm CMOS［J］. IEEE VLSI Circuits (VLSIC),2011，47（4）：1022-1030.

　?。?］ HERATH M M J,， CHAN P K. A dynamic comparator with analog offset calibretion for biomedical SAR ADC applications［C］. IEEE 2011 International Symposium on Intergrated Circuits (ISIC), 2011:309-312.

　　［8］ Yin Yongsheng, Jiang Xiangyang, Deng Honghui. The first stage of a SHAless 12bit 200Ms/s pipeline ADC in 130nm CMOS［C］. IEEE AntiCounterfeiting, Security and Identification (ASID), 2013：25-27.

　?。?］ 李建中, 魏同立. 一種CMOS動(dòng)態(tài)閂鎖電壓比較器的優(yōu)化設(shè)計(jì)［J］. 電路與系統(tǒng)學(xué)報(bào), 2005, 10(2): 48-52.

　?。?0］ 吳曉波, 吳蓉, 嚴(yán)曉浪. 一種高精度動(dòng)態(tài)CMOS比較器的設(shè)計(jì)與研制［J］. 電路與系統(tǒng)學(xué)報(bào), 2007, 12(4): 119-123.