在這樣一個(gè)對數(shù)字電路處理有利的世界中，模擬技術(shù)更多地用來處理對它們不利的過程,。但這個(gè)現(xiàn)象可能正在改變,。

　　我們生活在一個(gè)模擬世界中，但數(shù)字技術(shù)已經(jīng)成為主流技術(shù),。混合信號解決方案過去包含大量模擬數(shù)據(jù),，只需要少量的數(shù)字信號處理,，這種方案已經(jīng)遷移到系統(tǒng)應(yīng)用中，在系統(tǒng)中第一次產(chǎn)生了模數(shù)轉(zhuǎn)換過程,。

　　模擬技術(shù)衰落有幾個(gè)原因,，其中一些是建立在自身缺陷上的。摩爾定律適用于數(shù)字電路而不是模擬電路;晶體管可以而且必須做得更小，這有利于數(shù)字電路,。但這對模擬晶體管的影響并不大,，反而器件尺寸越小，模擬器件特性往往越差,。器件的小型化一直是這個(gè)世界技術(shù)進(jìn)步的關(guān)鍵,，在這一點(diǎn)上模擬技術(shù)不能跟上時(shí)代，漸漸被遺忘了,。

　　工藝技術(shù)已經(jīng)針對數(shù)字化進(jìn)行了優(yōu)化,，這并不奇怪，但這對剩下的模擬元件造成越來越大的壓力,。產(chǎn)品生命周期中的制造工藝變化和參數(shù)退化在模擬世界中更具挑戰(zhàn)性,。這意味著模擬元件需要比數(shù)字元件更多的分析和巧妙的設(shè)計(jì)。

　　模擬技術(shù)仍然被認(rèn)為是一種藝術(shù),，而且自動(dòng)化并沒有以數(shù)字方式遷移到工具中,，這意味著模擬生產(chǎn)力繼續(xù)下降。我們正在發(fā)現(xiàn)在芯片中,，即使是非預(yù)期的模擬內(nèi)容也占據(jù)了SoC表面積很大的一部分,，而且模擬器件的設(shè)計(jì)需要很長時(shí)間，也要承擔(dān)風(fēng)險(xiǎn),。

　　諷刺的是,，隨著數(shù)字設(shè)備越來越小，芯片越來越大,，SoC設(shè)計(jì)的幾個(gè)方面開始看起來更像是模擬問題,。時(shí)鐘和功率分配正在迅速成為模擬問題。芯片依賴于PHY電路移動(dòng)圍繞系統(tǒng)移動(dòng)數(shù)據(jù),，這些是模擬電路的特點(diǎn),。

　　對于不能兼容模擬內(nèi)容的芯片(基本上也就意味著所有芯片)，上述幾個(gè)方面僅僅是為什么摩爾定律無法實(shí)現(xiàn)芯片總面積,、功率,、性能提升的部分原因，缺乏對模擬信號和器件的關(guān)注,，這是數(shù)字芯片現(xiàn)在付出代價(jià)的原因,。

　　業(yè)界對這一趨勢沒有任何論據(jù)。Morton CTO首席技術(shù)官Oliver King表示：“領(lǐng)先的高級工藝非常適用于邏輯密度和性能設(shè)計(jì),，因此模擬電路必須遵守設(shè)計(jì)規(guī)則所帶來的限制,。同樣的情況是，這些過程的建模并沒有針對模擬設(shè)計(jì)進(jìn)行優(yōu)化,?！?/p>

　　西門子商業(yè)顧問公司的產(chǎn)品營銷經(jīng)理杰夫·米勒補(bǔ)充說：“小功能尺寸的先進(jìn)工藝節(jié)點(diǎn)設(shè)計(jì)確實(shí)可以滿足大規(guī)模數(shù)字邏輯的需求,。低電壓、低功耗和地成為的邏輯晶體管是促進(jìn)摩爾定理繼續(xù)想數(shù)字方向發(fā)展的關(guān)鍵因素,。然而,，對于模擬設(shè)計(jì)團(tuán)隊(duì)來說，將其用于越來越小的特征尺寸的好處并不能轉(zhuǎn)化,。雖然在16nm及以下確實(shí)有很多模擬設(shè)計(jì)正在使用finFET和多模式化的工藝節(jié)點(diǎn),，但這通常是允許大數(shù)字和模擬(元件)在同一個(gè)芯片(die)上共存?！?/p>

　　工藝技術(shù)

　　有跡象表明,，隨著摩爾定律的放緩，這種情況可能會(huì)發(fā)生變化,。Synopsys的TCAD產(chǎn)品營銷經(jīng)理Ric Borges說:“創(chuàng)造工藝設(shè)計(jì)的公司有它們自己關(guān)注的三個(gè)重要方面,。成本是非常重要的，而且必須與性能,、功率特性和可靠性相平衡,，一些諸如汽車和醫(yī)療之類的應(yīng)用，在可靠性方面非常嚴(yán)格,，而其他應(yīng)用則不那么嚴(yán)格,。”

　　Borges指出,，有很多模擬工藝使用較大的功能尺寸,。“很多人仍在180和130nm尺寸內(nèi)制造,。在該基準(zhǔn)線內(nèi),，可能存在解決不同功率或電壓水平的衍生物?！?/p>

　　可能需要不同的思考方式來解決問題,。“高電壓晶體管的尺寸往往沒有得到很好的優(yōu)化,?！? Microsemi的集成電路工程總監(jiān)Mathieu Sureau說：“在某些情況下，鑄造廠可能只會(huì)提供比我們需要的更高的給定電壓擊穿,，這讓我們面臨兩個(gè)選擇 ——不去做任何改變,，我們將面臨尺寸損失;或者開發(fā)我們自己的器件，但這不是最佳方案,，因?yàn)槲覀冃枰?yàn)證它的可靠性,。”

　　混合信號通常必須利用更多的現(xiàn)代工藝來獲得必要的數(shù)字密度,。Synopsys產(chǎn)品營銷副總裁Tom Ferry說：“我們開始看到工藝技術(shù)公司采用數(shù)字28nm制程并創(chuàng)建衍生產(chǎn)品,。這些是針對具有比傳統(tǒng)28nm技術(shù)具有更多模擬或功率內(nèi)容的特定設(shè)計(jì)?！?/p>

　　模擬設(shè)計(jì)規(guī)則可能包含額外的復(fù)雜性,。Miller指出：“在聚焦數(shù)字化的工藝節(jié)點(diǎn)中，設(shè)計(jì)規(guī)則主要是保證可制造性和產(chǎn)量,。在模擬技術(shù)中,，通常還有其他設(shè)計(jì)規(guī)則用于捕獲許多‘模擬效應(yīng)’，例如良好的鄰近效應(yīng)(proximity effects),、應(yīng)力效應(yīng)(由于STI等)和模式變化(proximity effects)效應(yīng),。它們可能導(dǎo)致晶體管尺寸大于最小可制造尺寸，用于精確或匹配區(qū)域,。換句話說,，模擬技術(shù)通常會(huì)模擬高級節(jié)點(diǎn)中更大特征尺寸的工藝，從而進(jìn)一步降低了模擬模塊的工藝縮放的優(yōu)勢,?！?/p>

　　但是存在一些問題，有人從中看到了機(jī)遇,。Sureau指出：“Guarding / latchup準(zhǔn)則/ PDK規(guī)則對于許多設(shè)備通常很差或不存在,。這為設(shè)計(jì)團(tuán)隊(duì)提供了可能獲得優(yōu)勢的空間，或者至少與其他團(tuán)隊(duì)有所區(qū)別,，關(guān)鍵在于他們?nèi)绾我宰顑?yōu)化的方式克服這些問題,。”

　　Synopsys認(rèn)為,， TCAD技術(shù)越來越多的使用幫助代工廠優(yōu)化和生產(chǎn)衍生產(chǎn)品工藝技術(shù),。TCAD采用晶體管的物理表征，并對晶體管的制造組裝進(jìn)行了物理描述,。然后,，一旦定義了物理結(jié)構(gòu)，就可以進(jìn)入設(shè)備模擬來分析性能,?！八€可以確定如何修改制造過程，以便能夠?qū)崿F(xiàn)我想要在我的產(chǎn)品中使用的一些器件級或電路級特性,，” Borges解釋說,，“這可以在任何晶圓被創(chuàng)建之前完成，并且可以顯著縮小我們需要探索的空間,。然后,，您可能需要進(jìn)行一些晶圓運(yùn)行來驗(yàn)證仿真是否正確。這可以做得更快,，因?yàn)橛泻芏嗖缓侠淼牟糠忠呀?jīng)被消除了,?！?/p>

　　競爭格局

　　隨著我們遷移到finFET，數(shù)字電路再次受到青睞,?！盀?nm的 finFET數(shù)字設(shè)計(jì)PLL非常困難?！盕erry說“模擬設(shè)計(jì)很難,。 finFET主要用于數(shù)字化?！?/p>

　　Miller證實(shí)：“FinFET對模擬來說并不是很友好,。設(shè)計(jì)人員僅限于少量設(shè)備尺寸，互連寄生效應(yīng)往往更難解決,，而且還需要考慮更多與layout相關(guān)的效應(yīng),，必須實(shí)現(xiàn)設(shè)備之間的良好匹配?！?/p>

　　隨著汽車成為半導(dǎo)體消費(fèi)大戶,，未來可能會(huì)有好消息。 “通過TCAD,，工藝設(shè)計(jì)公司可以了解它們對于PLLs和其他模擬部件的工作效果,。”Ferry說：“隨著芯片進(jìn)入汽車市場的模擬內(nèi)容越來越多,，可靠性也越來越重要,，因?yàn)樗鼈兊氖袌鲈絹碓酱螅晕覀儠?huì)有更多的類型,。 今天汽車設(shè)計(jì)的芯片比五年前要多,。 這使得他們值得投資更多的錢，以便獲得更多的生意,。我們需要平衡這個(gè)郭晨,，以滿足集成部件的數(shù)字和模擬需求?！?/p>

　　需要大量模擬芯片的芯片,，包括傳感器、電源管理,、集成MEMS和成像應(yīng)用等組件,，并不急于獲得數(shù)字支持的最新節(jié)點(diǎn)。許多這些組件中需要與高電壓相互作用,，對噪聲非常敏感,，并受益于標(biāo)準(zhǔn)邏輯過程中無法獲得的特殊器件類型和隔離技術(shù)。 Miller說：“這導(dǎo)致了專門從事模擬能力的“超摩爾” 工藝節(jié)點(diǎn)的興起。這些技術(shù)是新的工藝風(fēng)格,，但應(yīng)用于更大的特征尺寸(高達(dá)180nm!),，并且支持雙極晶體管、高壓DMOS器件(一些器件能夠處理超過100V!),，以及埋井和其他隔離策略,，允許高精準(zhǔn)模擬與嘈雜數(shù)字共存。 當(dāng)模擬是設(shè)計(jì)的關(guān)鍵需求時(shí),，我們看到很多客戶選擇這些工藝?！?/p>

　　分出勝負(fù)

　　已經(jīng)開發(fā)了設(shè)計(jì)技術(shù)來幫助模擬電路克服其中的一些問題,。例子包括后期校準(zhǔn)和模擬電路的數(shù)字輔助，以動(dòng)態(tài)調(diào)整變化,。 這些不是免費(fèi)的,。 數(shù)字補(bǔ)償?shù)囊粋€(gè)例子是流水線ADC。 這具有計(jì)算開銷和數(shù)字的延遲,，意味著補(bǔ)償比純模擬實(shí)現(xiàn)更慢,，并增加了總功耗。

　　在技術(shù)節(jié)點(diǎn)上也可能有妥協(xié)的余地,?！皩τ诨旌闲盘栐O(shè)計(jì)來說，數(shù)字內(nèi)容龐大,，但這不足以證明跳轉(zhuǎn)到finFET的合理性,，我們看到大量針對65nm的設(shè)計(jì)是一個(gè)不錯(cuò)的中間位置?！? Miller說：“對于需要一些射頻功能的設(shè)計(jì),，例如針對IoT邊緣設(shè)備市場的設(shè)計(jì)，這一點(diǎn)尤其如此,?！?/p>

　　可靠性

　　老化模型(Aging models)已經(jīng)基于數(shù)字電路開發(fā)，并且在生命周期中,，對模擬/ RF可靠性的關(guān)注不多,。對于必須保證產(chǎn)品壽命的汽車和醫(yī)療應(yīng)用來說，這可能會(huì)成為一個(gè)更大的問題,。許多模擬電路依賴于匹配,，這意味著如果兩個(gè)組件老化程度和方式不相似，則會(huì)產(chǎn)生其他問題,。這可能導(dǎo)致更頻繁的重新校準(zhǔn),，也可能導(dǎo)致更復(fù)雜的設(shè)計(jì)。 如果器件無法重新連接到測試儀進(jìn)行校準(zhǔn),，也可能意味著芯片或系統(tǒng)需要額外的復(fù)雜性,。

　　較小的幾何形狀具有更多的可變性,。“由于我們能夠以大量的細(xì)節(jié)來模擬制造工藝,，所以我們可以在制造工藝流程中注入可變性”,，Borges說：“隨著規(guī)模的不斷擴(kuò)大，這一趨勢正變得越來越重要,。通常,，對于與數(shù)字相關(guān)的模擬應(yīng)用，如設(shè)備匹配來說,，這些效果變得更為重要,。需要精心設(shè)計(jì)的過程來實(shí)現(xiàn)著一些功能?！?/p>

　　必須注意,，不需要對這些模型產(chǎn)生太多的悲觀情緒?！爸匾氖潜３窒嚓P(guān)變異的來源,，因?yàn)閷?shí)際上，一些變異性來源可能在某種程度上互相抵消,?！彼f。

　　結(jié)論

　　業(yè)界長期以來對數(shù)字化的關(guān)注已經(jīng)導(dǎo)致模擬技術(shù)被盡可能地?cái)D出圈子,，但模擬總是必須的,。今天，當(dāng)模擬內(nèi)容很重要是,，對于這個(gè)問題的答案是,，留在較大的節(jié)點(diǎn)上，但是代工廠的額外努力可能產(chǎn)生一些更好的折中方案,，允許數(shù)字和模擬可以集成而不會(huì)有不公平的偏見,。汽車可能是推動(dòng)這一趨勢的行業(yè)。