屆時(shí)他們制造一類(lèi)似CCIX的測(cè)試芯片,。

最新消息顯示，半導(dǎo)體大廠(chǎng)臺(tái)積電計(jì)劃聯(lián)合ARM,、Xilinx,、Cadence共同打造全球首個(gè)基于7nm工藝的芯片，屆時(shí)他們將采用7nm FinFET工藝，制造一類(lèi)似CCIX（緩存一致性互聯(lián)加速器）測(cè)試芯片,，等到明年第一季度會(huì)完成流片,，2018年下半年開(kāi)始出貨。

據(jù)了解,，這種CCIX芯片可以快速在各元件端順利存取和處理資料,，不受限于資料存放的位置以及復(fù)雜的程式開(kāi)發(fā)環(huán)境。能夠?qū)崿F(xiàn)全程在記憶體內(nèi)運(yùn)行的資料庫(kù)做處理,、影像分析,、網(wǎng)路處理等應(yīng)用。

同時(shí),，這款測(cè)試芯片基于ARM v8．2計(jì)算核心,，擁有DynamIQ、CMN－600互連總線(xiàn),，可支持異構(gòu)多核心CPU,。

說(shuō)到7nm工藝，三星也準(zhǔn)備在明年正式開(kāi)始出貨7nm LPP,，而臺(tái)積電這次合作推出的基于7nm工藝測(cè)試芯片,，既是為了讓自己和三星競(jìng)爭(zhēng)不處于下風(fēng)，也是他們發(fā)展的一個(gè)重要節(jié)點(diǎn),。

7nm工藝可滿(mǎn)足從高性能到低功耗的各種應(yīng)用領(lǐng)域,，第一個(gè)版本CLN 7FF保證能夠把功耗降低60％、核心面積縮小70％,。等到2019年的時(shí)候,，他們則將退出更高級(jí)的CLN 7FF＋版本，融入EUV極紫外光刻,，進(jìn)一步提升晶體管集成度,、能效和良品率。

而測(cè)試芯片的推出,，對(duì)于各方也是利事,，可以試驗(yàn)臺(tái)積電的新工藝，也便于驗(yàn)證多核心ARM CPU和片外FPGA加速器協(xié)作的能力,。