文獻(xiàn)標(biāo)識(shí)碼: A
DOI:10.16157/j.issn.0258-7998.174148
中文引用格式: 鄭浩,,劉延飛,王秋妍,,等. D類放大器pop-click噪聲抑制和飽和失真補(bǔ)償技術(shù)[J].電子技術(shù)應(yīng)用,,2018,44(5):25-28.
英文引用格式: Zheng Hao,,Liu Yanfei,,Wang Qiuyan,et al. Techniques of pop-click noise suppression and saturation distortion compensation for class-D power amplifier[J]. Application of Electronic Technique,,2018,,44(5):25-28.
0 引言
在移動(dòng)設(shè)備應(yīng)用中,D類放大器與電池輸出直接連接成為一種普遍的需求[1-2],。盡管已公開(kāi)報(bào)道[1-2]無(wú)濾波D類放大器在效率以及動(dòng)態(tài)范圍方面都具有良好的特性,,但爆裂和咔嚓(pop-click)噪聲一直限制無(wú)濾波D類放大器在移動(dòng)設(shè)備中的實(shí)際應(yīng)用[3]。因此,,與電池直接連接無(wú)濾波D類放大器設(shè)計(jì)中,,抑制pop-click噪聲一直是設(shè)計(jì)難點(diǎn)。其次,,應(yīng)用于移動(dòng)設(shè)備的D類功率放大器,,系統(tǒng)結(jié)構(gòu)常采用閉環(huán)結(jié)構(gòu)以提高放大器性能,放大器的輸出(Vout)被反饋回來(lái)與輸入音頻信號(hào)進(jìn)行疊加,,形成閉環(huán)結(jié)構(gòu),,反饋系統(tǒng)本身既能提高對(duì)電源和襯底噪聲的抑制能力,又能降低放大器的線性失真,。然而,,由于輸入信號(hào)與反饋信號(hào)通過(guò)積分器進(jìn)行疊加,當(dāng)輸入信號(hào)幅度較大時(shí),,積分器輸出容易飽和,,而調(diào)制波形Vtri一般不能全電壓范圍調(diào)制,導(dǎo)致脈沖調(diào)制器調(diào)制失效,,脈沖調(diào)制器輸出多個(gè)調(diào)制周期恒為高電平或低電平,。結(jié)果,D類放大器的功率開(kāi)關(guān)經(jīng)歷多個(gè)周期導(dǎo)通或關(guān)斷,,輸出波形產(chǎn)生嚴(yán)重飽和失真,,且極易造成功率器件因長(zhǎng)時(shí)間導(dǎo)通而導(dǎo)致熱損壞。
根據(jù)上述設(shè)計(jì)需求,,本文給出基于移動(dòng)設(shè)備應(yīng)用,,在D類放大器設(shè)計(jì)中,提出能夠抑制pop-click噪聲的方法,,以及減小積分器飽和失真的補(bǔ)償電路技術(shù),。文章首先給出pop-click噪聲產(chǎn)生的機(jī)理和抑制pop-click噪聲的具體電路實(shí)現(xiàn)方式,,以及降低積分器飽和失真的具體電路實(shí)現(xiàn)方法,然后給出放大器的測(cè)試結(jié)果,,最后進(jìn)行總結(jié),。
1 電路設(shè)計(jì)
本設(shè)計(jì)提出的D類放大器系統(tǒng)框圖如圖1所示。主要由pop-click噪聲抑制電路,、脈沖寬度調(diào)制(PWM)補(bǔ)償電路,、前級(jí)放大器、積分器,、振蕩器和功率級(jí)等組成,。本文主要就pop-click噪聲抑制電路和PWM補(bǔ)償電路進(jìn)行詳細(xì)的討論,。
1.1 pop-click噪聲抑制電路
pop-click噪聲的最大電平是音頻放大器性能重要指標(biāo),,在放大器電源上電或去電時(shí)容易產(chǎn)生此噪聲,而人耳剛好對(duì)該噪聲敏感,,盡可能減小或抑制放大器pop-click噪聲是D類放大器設(shè)計(jì)的關(guān)鍵,。當(dāng)放大器上電或去電時(shí),D類放大器的pop-click噪聲產(chǎn)生主要來(lái)自兩個(gè)方面[3]:一是放大器的直流失調(diào),,另一個(gè)是PWM脈沖的突然開(kāi)啟和關(guān)閉,。放大器的直流失調(diào)電壓在開(kāi)機(jī)時(shí)突然應(yīng)用到放大器的輸出或者在關(guān)機(jī)時(shí)突然消失,PWM脈沖的突然產(chǎn)生或突然消失,,在D類放大器的輸出端產(chǎn)生一個(gè)過(guò)渡階段,,引起的pop-click噪聲電平開(kāi)始很大,然后由于負(fù)反饋環(huán)路的抑制作用逐漸消失,,這個(gè)過(guò)程盡管很短,,但人耳仍然能夠聽(tīng)到。為避免人耳聽(tīng)到這些噪聲,,研究人員提供多種有效的措施,。從公開(kāi)的報(bào)道來(lái)看,有以下幾種技術(shù):文獻(xiàn)[4]通過(guò)在音頻放大器的電源電壓管腳放置(RC)濾波電路或者采用模擬開(kāi)關(guān)把直流電源接入放大器電源管腳,,該方法由于不易集成,,且會(huì)造成系統(tǒng)功耗和成本的額外消耗,應(yīng)用場(chǎng)合受限,;文獻(xiàn)[5]給出單端輸入音頻信號(hào)放大器的抑制pop-click噪聲的方法,,該方法通過(guò)快速調(diào)整放大器輸入級(jí)共模電平以及在放大器的調(diào)制級(jí)引入虛擬開(kāi)關(guān)為建立偏置和反饋電壓/電流(BFVC)提供開(kāi)關(guān)信號(hào)。文獻(xiàn)[3]通過(guò)引入可編程輔助驅(qū)動(dòng)器反饋回路來(lái)抑制pop-click噪聲,,以及調(diào)整驅(qū)動(dòng)器的驅(qū)動(dòng)能力來(lái)開(kāi)啟放大器的功率開(kāi)關(guān),。上述兩種利用反饋技術(shù)抑制pop-click噪聲,由于反饋網(wǎng)絡(luò)存在環(huán)路調(diào)整過(guò)程,,如果環(huán)路響應(yīng)時(shí)間慢,,對(duì)抑制pop-click噪聲效果較差,而環(huán)路響應(yīng)太快,則易引起放大器環(huán)路不穩(wěn)定,;因此為抑制pop-click噪聲,,在放大器中引入反饋網(wǎng)絡(luò)會(huì)造成電路設(shè)計(jì)復(fù)雜以及功耗的增加,因此并不實(shí)用,。綜合上述考慮,,本文將給出一種簡(jiǎn)單而實(shí)用的可單片集成抑制pop-click噪聲方式。
圖1中,,為消除D類放大器的前級(jí)放大器輸入失調(diào)電壓引起的pop-click噪聲,,內(nèi)部集成時(shí)序邏輯控制電路,工作過(guò)程如下:第一階段,,電路上電過(guò)程中,,如果電源電壓低于閾值電壓Vref1,芯片處于關(guān)斷階段,,此時(shí)放大器的前置放大器,、積分器、PWM調(diào)制器,、功率開(kāi)關(guān)均處于關(guān)閉階段,,放大器無(wú)輸出。第二階段:外接耦合電容快速充電過(guò)程,,當(dāng)電源電壓高于閾值電壓Vref1,,欠壓鎖定(UVLO)輸出高電平,開(kāi)啟前置放大器中內(nèi)部偏置電路,,偏置電路快速給外接耦合電容充電,,耦合電容上電壓快速達(dá)到共模電平(本設(shè)計(jì)為VDD/2),為避免在給外接電容充電過(guò)程中,,放大器輸出端產(chǎn)生失調(diào)信號(hào),,開(kāi)關(guān)S1,S2處于閉合狀態(tài),,前置放大器差分輸入為0,,同時(shí)放大器的反饋電阻R3、R4短路,,因此,,全差分放大器(FDA)的差分輸出為零,電路如圖2所示,。第三階段:耦合電容上共模電壓矯正階段,,UVLO信號(hào)經(jīng)過(guò)延遲時(shí)間(TD1),圖2中,,開(kāi)關(guān)S1關(guān)閉,,S2保持開(kāi)啟狀態(tài),,功率晶體管處于關(guān)閉輸出高阻狀態(tài)(揚(yáng)聲器處于“安靜”狀態(tài))。此時(shí),,音頻輸入信號(hào)進(jìn)入放大器FDA1的輸入端,,消除前置放大器輸入直流失調(diào)電壓,抑制PWM比較器產(chǎn)生咔嚓噪聲脈沖,。第四階段:開(kāi)啟功率級(jí)開(kāi)關(guān)階段,,S1關(guān)閉,S2關(guān)閉,,前置放大器正常放大輸入音頻信號(hào),,前置放大器的輸出信號(hào)進(jìn)入到積分器和PWM調(diào)制器進(jìn)行調(diào)制。最后,,S2通過(guò)時(shí)間延遲TD3后CTL_DRI變?yōu)楦唠娖?,開(kāi)啟PWM調(diào)制器以及功率開(kāi)關(guān),使輸出PWM波通過(guò)功率開(kāi)關(guān)供給負(fù)載,,整個(gè)芯片正常工作,。該方法無(wú)反饋回路,,故不會(huì)影響放大器環(huán)路的穩(wěn)定性,。同理,在放大器電源電壓去電階段,,芯片內(nèi)部通過(guò)檢測(cè)電源電壓,,當(dāng)電源電壓低于閾值Vref2時(shí),欠壓保護(hù)電路產(chǎn)生關(guān)斷信號(hào),,首先經(jīng)過(guò)延遲時(shí)間TD4關(guān)閉前置放大器和積分器電路,,積分器的輸出電壓逐漸減小(積分電容放電過(guò)程),,PWM調(diào)制的輸出脈沖逐漸變窄,,揚(yáng)聲器輸出聲音逐漸消失,避免整個(gè)芯片瞬間關(guān)斷,,揚(yáng)聲器產(chǎn)生爆裂噪聲,,圖3給出本設(shè)計(jì)時(shí)序圖。
圖4給出抑制pop-click噪聲電路框圖,,由UVLO電路模塊和數(shù)字時(shí)間延遲單元構(gòu)成,。其中UVLO電路模塊如圖5(a)所示,由電阻分壓電路,,失調(diào)比較器,,反相器鏈構(gòu)成,其中電阻分壓電路采樣電源電壓,,失調(diào)比較器產(chǎn)生遲滯閾值電壓,,圖5(b)給出失調(diào)比較器電路圖,,失調(diào)電壓由CTL和分別控制晶體管M5和M6使差分輸入對(duì)M1和M2不對(duì)稱生成,其失調(diào)電壓由電阻ROS大小決定,。
1.2 PWM補(bǔ)償電路
在反饋結(jié)構(gòu)D類功率放大器中,,積分器用于對(duì)輸入音頻信號(hào)和反饋信號(hào)進(jìn)行求和,如圖1所示,,當(dāng)輸入音頻信號(hào)幅度過(guò)大,,積分器容易出現(xiàn)飽和,在多個(gè)時(shí)鐘周期內(nèi),,脈沖寬度調(diào)制器輸出恒為高電平或低電平,。為防止積分器輸出飽和,而導(dǎo)致功率開(kāi)關(guān)MP1和MP2在多個(gè)開(kāi)關(guān)周期常開(kāi)或者常關(guān),,在脈沖調(diào)制器的輸出引入PWM補(bǔ)償電路,,設(shè)置PWM脈沖的最大占空比和最小占空比,保證在一個(gè)時(shí)鐘周期以內(nèi),,輸出功率器件開(kāi)關(guān)一次,,達(dá)到保護(hù)功率器件的目的,同時(shí)盡可能減小輸出波形飽和失真,。PWM補(bǔ)償電路如圖6所示,,由補(bǔ)償時(shí)鐘產(chǎn)生電路和PWM矯正邏輯電路構(gòu)成。兩路補(bǔ)償時(shí)鐘(Vtri_PH1和Vtri_PH2)由圖7中電路產(chǎn)生,。正常情況下,,VPWM占空比介于5%與95%之間,此時(shí),,VPWM_COR=VPWM,,當(dāng) VPWM占空比小于5%,VPWM_COR=Vtri_PH1,,而當(dāng)VPWM占空比大于95%,,VPWM_COR=Vtri_PH2。
圖7給出了三角波生成器電路結(jié)構(gòu)[6],,電路由兩個(gè)比較器,、RS觸發(fā)器、充電放電路徑以及電阻分壓構(gòu)成,。該電路提供D類放大器的調(diào)制波形,,同時(shí)產(chǎn)生用于PWM補(bǔ)償電路的補(bǔ)償信號(hào)Vtri_PH1以及Vtri_PH2。其工作原理如下:為了能夠獲得三角波Vtri,,采用恒定電流源IREF給電容CTRI充放電的模式,,圖7中,第一比較器(COMP1)對(duì)輸入電壓Vtri與電壓VTH1進(jìn)行比較,,當(dāng)Vtri>VTH1,,比較器輸出為高電平,,圖中RS鎖存器的輸出被置位為邏輯高電平,晶體管M1關(guān)閉,,同時(shí)M2開(kāi)啟,,電容CTRI開(kāi)始放電,當(dāng)Vtri<VTH2,,第二比較器COMP2輸出為高電平,,RS鎖存器輸出被復(fù)位為邏輯低電平,晶體管M2關(guān)閉,,M1開(kāi)啟,,電容CTRI開(kāi)始沖電,由于IREF為恒電流源,,故CTRI上的電壓為線性度良好的三角波,,有利于減小放大器的諧波失真。
本設(shè)計(jì)中,,VTH1和VTH2由電源電壓VDD采用比例電阻分壓獲得,,可得到振蕩器輸出頻率與電源電壓無(wú)關(guān)[6]。振蕩器輸出波形如圖8所示,。在本設(shè)計(jì),,典型輸入電壓為3.6 V時(shí),三角波頻率為300 kHz,,Vtri_PH1和Vtri_PH2占空比設(shè)計(jì)均為95%,。
2 測(cè)試結(jié)果
基于CSMC 0.35 μm CMOS工藝設(shè)計(jì)D類音頻功率放大器,其版圖照片如圖9所示,,單通道芯片面積為0.85 mm2。本設(shè)計(jì)中,,基于鋰電池移動(dòng)設(shè)備應(yīng)用,,電源電壓范圍為2.5~4.2 V,開(kāi)關(guān)頻率為300 kHz,。圖10給出了電源電壓分別為2.5 V,、3.6 V、4.2 V,,負(fù)載電阻為8 Ω測(cè)試條件下,,THD+N與輸出功率曲線。由圖中可得,,當(dāng)電源電壓為3.6 V時(shí),,輸出功率約400 mW時(shí),放大器的THD+N最小可到0.025%,;表1給出本設(shè)計(jì)D類放大器部分測(cè)試結(jié)果,。
3 結(jié)論
本文基于移動(dòng)設(shè)備應(yīng)用提出一種抑制pop-click噪聲電路技術(shù),,在電源上電和去電時(shí)通過(guò)時(shí)序電路控制放大器內(nèi)部電路順序開(kāi)啟和關(guān)斷,有效地減小pop-click噪聲幅度,,噪聲幅度小于2.0 mV,。通過(guò)對(duì)脈沖寬度調(diào)制信號(hào)進(jìn)行脈沖補(bǔ)償,消除積分器飽和而造成功率開(kāi)關(guān)晶體管損壞的風(fēng)險(xiǎn),,同時(shí)減小當(dāng)輸入信號(hào)幅度太大引起的飽和失真,。這些技術(shù)的引入,并沒(méi)有犧牲放大器的效率,、THD+N以及輸出功率等性能,。
參考文獻(xiàn)
[1] BERKHOUT M,DOOPER L.Class-D audio amplifiers in mobile applications[J].IEEE Transactions on Circuits & Systems I Regular paper,,2010,,57(5):992-1002.
[2] CHOI Y,TAK W,,YOON Y,,et al.A 0.018% THD+N,88 dB PSRR PWM Class-D amplifier for direct battery hookup[J].IEEE Journal of Solid-State Circuits,,2012,,47(2):454-463.
[3] JIANG X,SONG J,,WANG M,,et al.Integrated pop-click noise suppression,EMI reduction,,and short-circuit detection for Class-D audio amplifiers[J].IEEE Journal of Solid-State Circuits,,2013,48(4):1099-1108.
[4] Tim Lok.音頻Click和Pop噪聲的特性和消除技巧[J].工業(yè)和信息化教育,,2010(8):61-65.
[5] Wang Haishi,,Zhang Bo,Sun Jiang.Ways to suppress click and pop for class D amplifiers[J].Journal of Semiconductors,,2012,,33(8):1-5.
[6] ZHENG H,ZHU Z,,MA R.A 0.02% THD and 80 dB PSRR filterless class D amplifier with direct lithium battery hookup in mobile application[J].Journal of Semiconductors,,2017,38(7):56-63.
作者信息:
鄭 浩,,劉延飛,,王秋妍,楊晶晶,,楊東東
(火箭軍工程大學(xué),,陜西 西安710025)