《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 通信與網(wǎng)絡(luò) > 業(yè)界動(dòng)態(tài) > 為趕超臺(tái)積電,三星加速7nm EUV工藝芯片制造

為趕超臺(tái)積電,,三星加速7nm EUV工藝芯片制造

2018-10-21
關(guān)鍵詞: 芯片 三星 EDA 臺(tái)積電

EUV芯片制造技術(shù)的競(jìng)賽正在全球范圍內(nèi)上演,,日前,三星宣布已經(jīng)試產(chǎn)基于EUV技術(shù)的7nm芯片,,并正在研究如何提升其產(chǎn)能,,加速輔助性的IP和EDA基礎(chǔ)架構(gòu),細(xì)化封裝能力,。三星的這次宣布無(wú)疑是在對(duì)標(biāo)臺(tái)積電,,為了追趕臺(tái)積電芯片設(shè)計(jì)生態(tài)的進(jìn)程,后者于本月初曾傳出過(guò)類(lèi)似的消息,。

三星聲稱(chēng)他們正在對(duì)基于16Gbit DRAM芯片的256GByte RDIMM取樣,,為帶Xilinx嵌入式FPGA的固態(tài)硬盤(pán)做好準(zhǔn)備。7nm是這次通告的亮點(diǎn),,標(biāo)志著EUV掩模檢測(cè)系統(tǒng)內(nèi)部開(kāi)發(fā)的一次里程碑式的進(jìn)展,。

與10nm節(jié)點(diǎn)相比,,7LPP工藝可以減少40%的面積同時(shí)提高20%的速度,或降低50%的功耗,。另外,,三星表示他們擁有包括Ansys、Arm,、Cadence(具備7nm的數(shù)字與模擬流程),、Mentor、Synopsys和VeriSilicon在內(nèi)的50個(gè)Foundry代工伙伴,,已經(jīng)試產(chǎn)出7mn工藝的芯片,。

據(jù)說(shuō)這一工藝吸引了眾多網(wǎng)站巨頭、網(wǎng)絡(luò)公司以及手機(jī)廠商的客戶(hù),,不過(guò),,三星預(yù)計(jì)在明年初之前不會(huì)向客戶(hù)推送公告。

三星Foundry市場(chǎng)總監(jiān)Bob Stear指出,,自今年初以來(lái),,位于韓國(guó)華城的Fab工廠S3產(chǎn)線的EUV系統(tǒng)能持續(xù)支持250-W光源,這個(gè)功率水平使生產(chǎn)量滿(mǎn)足了需求量,,即1,500個(gè)晶片/天,。此后,EUV系統(tǒng)達(dá)到了280 W的峰值,,而三星的目標(biāo)是300W,。

EUV技術(shù)使傳統(tǒng)氟化氬系統(tǒng)所需的掩模數(shù)量減少了五分之一,從而提高了芯片產(chǎn)量,。不過(guò),,節(jié)點(diǎn)在前段制程的基礎(chǔ)層中仍需要進(jìn)行一些多重曝光。

為了加速EUV投入到生產(chǎn),,三星開(kāi)發(fā)了自己的系統(tǒng)來(lái)比較和修復(fù)預(yù)期和實(shí)際的掩模曝光,。VLSI研究員G. Dan Hutcheson將這個(gè)系統(tǒng)描述成一個(gè)掩模檢查系統(tǒng),因?yàn)槟壳吧胁磺宄欠裣竦湫偷牡谌綑z測(cè)系統(tǒng)那樣自動(dòng)化,。

7nm節(jié)點(diǎn)將在年底達(dá)到Grade 1 AEC-Q100汽車(chē)標(biāo)準(zhǔn),。在封裝方面,三星正在研發(fā)一款RDL插入器,,能將多達(dá)8個(gè)HBM堆疊安裝在一個(gè)設(shè)備上,,同時(shí),三星還在開(kāi)發(fā)一種將無(wú)源器件嵌入基板的工藝,,為了給數(shù)據(jù)中心的芯片節(jié)省出空間,。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118,;郵箱:[email protected]