《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 不同設(shè)計(jì)參數(shù)對(duì)SOI射頻開(kāi)關(guān)小信號(hào)的影響
不同設(shè)計(jì)參數(shù)對(duì)SOI射頻開(kāi)關(guān)小信號(hào)的影響
2019年電子技術(shù)應(yīng)用第2期
莘海維,劉張李
上海華虹宏力半導(dǎo)體制造有限公司,,上海201203
摘要: 基于0.2 μm SOI RF工藝平臺(tái),,設(shè)計(jì)了串聯(lián)支路、并聯(lián)支路,、單刀單擲,、單刀雙擲等電路結(jié)構(gòu),分析研究了單級(jí)寬度,、級(jí)聯(lián)數(shù)目,、偏置電阻、偏置電壓等設(shè)計(jì)參數(shù)對(duì)射頻開(kāi)關(guān)小信號(hào)特性的影響,。通過(guò)實(shí)驗(yàn)數(shù)據(jù),,討論各參數(shù)對(duì)射頻開(kāi)關(guān)小信號(hào)特性,主要包括射頻開(kāi)關(guān)的插入損耗和隔離度的影響,,為射頻開(kāi)關(guān)設(shè)計(jì)提供參考,。
中圖分類號(hào): TN432
文獻(xiàn)標(biāo)識(shí)碼: A
DOI:10.16157/j.issn.0258-7998.181774
中文引用格式: 莘海維,劉張李. 不同設(shè)計(jì)參數(shù)對(duì)SOI射頻開(kāi)關(guān)小信號(hào)的影響[J].電子技術(shù)應(yīng)用,,2019,,45(2):16-19,22.
英文引用格式: Xin Haiwei,,Liu Zhangli. Analysis the scatter parameter of SOI RF switch with different design structure[J]. Application of Electronic Technique,,2019,45(2):16-19,,22.
Analysis the scatter parameter of SOI RF switch with different design structure
Xin Haiwei,,Liu Zhangli
Shanghai Huahong Grace Semiconductor Manufacturing Corporation,Shanghai 201203,,China
Abstract: Based on commercial 0.2 μm SOI RF process platform, the influence of stack, width, bias resistance and bias voltage on scatter parameter characteristics of test structure for SOI RF switch application is investigated, including series branch, shunt branch, single-pole-single-throw, and single-pole-double-throw. The impacts of different design on RF switch insertion loss and isolation are discussed in detail. The result can be reference as device optimization and circuit design.
Key words : SOI;RF switch,;scatter parameter,;IL;isolation

0 引言

    在射頻前端模塊中,,射頻開(kāi)關(guān)在信號(hào)切換中發(fā)揮關(guān)鍵作用,。絕緣體上硅(Silicon-on-Insulator,SOI)工藝因其與傳統(tǒng)CMOS工藝兼容,,具備與LNA(Low Noise Amplifier)等器件集成的潛力,,近年來(lái)取得長(zhǎng)足發(fā)展[1]。因其性價(jià)比更好,在射頻開(kāi)關(guān)市場(chǎng),,SOI基本取代了GaAs[2],。SOI晶圓因其引入埋氧層,富陷阱層和高電阻率襯底,,極大改善了射頻開(kāi)關(guān)的性能[3],。在射頻開(kāi)關(guān)工藝領(lǐng)域,IBM,、Globalfoundries,、STMicro、Towerjazz取得了很好的進(jìn)展[2,,4-8],,主要關(guān)注開(kāi)關(guān)參數(shù)優(yōu)值的提高,擊穿電壓的提高及諧波能力的改善,。國(guó)內(nèi)基于SOI也報(bào)道了SPDT,、SP8T的相關(guān)實(shí)驗(yàn)結(jié)果[9-11],MEMS開(kāi)關(guān)技術(shù)及進(jìn)展[12-13],。然而,,著重比較不同設(shè)計(jì)參數(shù)對(duì)射頻開(kāi)關(guān)結(jié)構(gòu)小信號(hào)的影響鮮有報(bào)道。

1 實(shí)驗(yàn)設(shè)計(jì)

    射頻開(kāi)關(guān)結(jié)構(gòu)設(shè)計(jì)最主要的是串聯(lián)支路,,晶體管的導(dǎo)通電阻主要影響射頻開(kāi)關(guān)的插入損耗,;并聯(lián)支路起輔助作用,提高隔離度的作用相當(dāng)明顯,。射頻開(kāi)關(guān)傳輸?shù)妮^高功率射頻信號(hào),,需要在晶體管的柵極、體區(qū)增加直流偏置電阻,,減小射頻信號(hào)的泄漏,。一般地,源漏之間也會(huì)增加直流偏置電阻,,使級(jí)聯(lián)的晶體管處于一致的偏置狀態(tài),。為研究單級(jí)寬度和級(jí)聯(lián)數(shù)目對(duì)串聯(lián)支路和并聯(lián)支路的影響,設(shè)計(jì)了相關(guān)測(cè)試結(jié)構(gòu),,如表1所示,。將單個(gè)串聯(lián)支路和單個(gè)并聯(lián)支路組合起來(lái),形成單刀單擲電路結(jié)構(gòu),。兩者的柵極電壓和體區(qū)電壓采用互補(bǔ)的偏置,。偏置電壓條件如表2所示。單刀雙擲結(jié)構(gòu)是將兩個(gè)單刀單擲結(jié)構(gòu)組合起來(lái),,加載偏置電壓狀態(tài)類似,。串聯(lián)支路,、并聯(lián)支路、單刀單擲以及單刀雙擲的電路結(jié)構(gòu)如圖1所示,。

wdz1-b1.gif

wdz1-b2.gif

wdz1-t1.gif

    工藝平臺(tái)基于0.2 μm SOI RF工藝,,選用的SOI晶圓具有高阻襯底和陷阱層,減小襯底損耗,,能夠改善射頻開(kāi)關(guān)的小信號(hào)性能,。所采用的工藝步驟基本與體硅工藝兼容。該工藝平臺(tái)的射頻開(kāi)關(guān)品質(zhì)因子為143 fs,,選用的柵極長(zhǎng)度Length為0.2 μm,,實(shí)驗(yàn)選取頻率為900 MHz。本文主要基于已經(jīng)過(guò)驗(yàn)證的PSP SOI RF模型仿真結(jié)果進(jìn)行分析討論,。如圖2所示,,模型驗(yàn)證結(jié)構(gòu)選用串聯(lián)支路,Width=2 mm, Stack=8, 各偏置電阻均為50 kΩ,,ON和OFF偏置電壓如圖2所示,。從圖中可以看出,導(dǎo)通狀態(tài)時(shí)的插入損耗和關(guān)斷狀態(tài)的隔離度在頻率范圍為0~5 GHz內(nèi),,測(cè)試數(shù)據(jù)與模型吻合較好,。

wdz1-t2.gif

2 結(jié)果分析及討論

2.1 單級(jí)寬度對(duì)小信號(hào)的影響

    圖3為不同單級(jí)寬度對(duì)串聯(lián)支路插入損耗和隔離度的影響。結(jié)構(gòu)所采用級(jí)聯(lián)數(shù)目為12級(jí),。從圖3(a)中可以看出,,當(dāng)單級(jí)寬度增大時(shí),插入損耗將減小(絕對(duì)值),。單級(jí)寬度為0.5 mm時(shí),,插入損耗為-1.292 dB;當(dāng)寬度增大到3 mm時(shí),,插入損耗為-0.313 3 dB,。插入損耗對(duì)單級(jí)寬度變化敏感??梢岳斫鉃榫w管寬度增大時(shí),,該支路的等效電阻值變小,對(duì)射頻信號(hào)的阻擋作用減弱,,射頻信號(hào)更易從一個(gè)射頻端口傳輸?shù)搅硪粋€(gè)射頻端口,。當(dāng)然,較大的單級(jí)寬度,,意味著射頻開(kāi)關(guān)占用較大面積。從圖3(b)中可以看出,,當(dāng)單級(jí)寬度增大時(shí),,隔離度將減小(絕對(duì)值),。單級(jí)寬度為0.5 mm時(shí),隔離度為-46.41 dB,;當(dāng)寬度增大到3 mm時(shí),,隔離度為-28.45 dB。隔離度對(duì)單級(jí)寬度變化敏感,??梢岳斫鉃榫w管寬度增大時(shí),該支路的等效電容變大,,對(duì)射頻信號(hào)的阻擋作用減弱,,信號(hào)更易從一個(gè)射頻端口泄漏到另一個(gè)射頻端口。為減小信號(hào)泄漏,,串聯(lián)支路需要采用較小的單級(jí)寬度,。實(shí)際應(yīng)用中,插入損耗的性能需要首先考慮,,串聯(lián)支路當(dāng)采用較大寬度,;可以通過(guò)并聯(lián)支路的引入,達(dá)到改善隔離度的目的,。

wdz1-t3.gif

2.2 級(jí)聯(lián)數(shù)目對(duì)小信號(hào)的影響

    射頻開(kāi)關(guān)傳輸功率一般較大,,需要承受較高的電壓,一般會(huì)采用級(jí)聯(lián)的結(jié)構(gòu),。圖4所示為不同級(jí)聯(lián)數(shù)目對(duì)串聯(lián)支路插入損耗和隔離度的影響,。結(jié)構(gòu)所采用單級(jí)寬度為2 mm。從圖4(a)中可以看出,,當(dāng)級(jí)聯(lián)數(shù)目增大時(shí),,插入損耗將越大(絕對(duì)值)。級(jí)聯(lián)數(shù)目為6時(shí),,插入損耗為-0.208 8 dB,;當(dāng)級(jí)聯(lián)數(shù)目為16時(shí),插入損耗為-0.554 dB,。插入損耗對(duì)級(jí)聯(lián)數(shù)目變化敏感,。當(dāng)級(jí)聯(lián)數(shù)目增加時(shí),該支路的等效電阻值變大,,對(duì)射頻信號(hào)的阻擋作用變大,,射頻信號(hào)更難從一個(gè)射頻端口傳輸?shù)搅硪粋€(gè)射頻端口。而關(guān)斷狀態(tài)時(shí),,如圖4(b)中可以看出,,當(dāng)級(jí)聯(lián)數(shù)目增加時(shí),隔離度將增大(絕對(duì)值),。級(jí)聯(lián)數(shù)目為6時(shí),,隔離度為-25.82 dB,;當(dāng)級(jí)聯(lián)數(shù)目為16時(shí),隔離度為-34.98 dB,。隔離度對(duì)級(jí)聯(lián)數(shù)目變化敏感,。當(dāng)晶體管處于關(guān)斷狀態(tài)時(shí),等效成關(guān)斷電容,。當(dāng)增加級(jí)聯(lián)數(shù)目時(shí),,相當(dāng)于多串聯(lián)了電容進(jìn)入信號(hào)通路,等效電容變小,,對(duì)射頻信號(hào)的阻礙作用變大,,隔離度將變得更好。

wdz1-t4.gif

2.3 偏置電阻對(duì)小信號(hào)的影響

    射頻開(kāi)關(guān)作為信號(hào)切換元件,,需要通過(guò)偏置電壓來(lái)實(shí)現(xiàn)導(dǎo)通和關(guān)斷,。因?yàn)閭鬏數(shù)氖歉哳l信號(hào),應(yīng)放置偏置電阻防止信號(hào)泄漏,。圖5 所示為柵極,、體區(qū)和源漏之間偏置電阻對(duì)串聯(lián)支路插入損耗和隔離度的影響。結(jié)構(gòu)所采用單級(jí)寬度為2 mm,,級(jí)聯(lián)數(shù)目為12級(jí),。如圖5(a)所示,偏置電阻越大,,串聯(lián)結(jié)構(gòu)的插入損耗越小(絕對(duì)值),。偏置電阻越大,對(duì)射頻信號(hào)的隔離能力越強(qiáng),,能夠改善插入損耗,,當(dāng)偏置電阻為50 kΩ時(shí),插入損耗的變化趨于飽和,。實(shí)際設(shè)計(jì)中,,該電阻一般在幾十kΩ。如圖5(b)所示,,偏置電阻越大,,串聯(lián)結(jié)構(gòu)的隔離度越小(絕對(duì)值)。偏置電阻越大,,對(duì)射頻信號(hào)的隔離能力越強(qiáng),,信號(hào)泄漏較少,隔離度變差,。當(dāng)偏置電阻為50 kΩ時(shí),,隔離度的變化也趨于飽和。實(shí)際應(yīng)用中還需考慮開(kāi)關(guān)速度,,則偏置電阻不能過(guò)大,。

wdz1-t5.gif

2.4 偏置電壓對(duì)小信號(hào)的影響

    圖6所示為偏置電壓對(duì)串聯(lián)支路插入損耗和隔離度的影響,。結(jié)構(gòu)所采用單級(jí)寬度為2 mm,級(jí)聯(lián)數(shù)目為12級(jí),。如圖6(a)所示,當(dāng)柵極電壓Vg為0 V時(shí),,晶體管基本沒(méi)有開(kāi)啟,,插入損耗為-29.59 dB。當(dāng)Vg高于1 V時(shí),,插入損耗的變化較小,。開(kāi)啟狀態(tài),一般偏置電壓為+VDD,,使得晶體管充分開(kāi)啟,,甚至可以加載一定的過(guò)驅(qū)動(dòng)電壓。如圖6(b)所示,,關(guān)斷狀態(tài)時(shí),,需要在柵極和體區(qū)同時(shí)加載-VDD,使得晶體管處于完全關(guān)斷狀態(tài),,體區(qū)的負(fù)偏壓能夠減小器件源區(qū)/漏區(qū)和體區(qū)之間的結(jié)電容,,從而減小關(guān)態(tài)電容,有效提高隔離度,。Vg和Vb同時(shí)加載負(fù)電壓對(duì)隔離度的影響比單獨(dú)加載Vg或Vb負(fù)電壓時(shí)的大,。實(shí)際應(yīng)用中,可以通過(guò)偏置電路實(shí)現(xiàn)柵極電壓Vg和體區(qū)電壓Vb的同步變化,。

wdz1-t6.gif

2.5 不同結(jié)構(gòu)小信號(hào)性能 

    圖7所示為串聯(lián)支路(Series),、并聯(lián)支路(Shunt)、單刀單擲(SPST),、單刀雙擲(SPDT)電路結(jié)構(gòu)的插入損耗和隔離度,。串聯(lián)支路(Series)單級(jí)寬度為2 mm,級(jí)聯(lián)數(shù)目為12級(jí),;并聯(lián)支路(Shunt)單級(jí)寬度為0.5 mm,,級(jí)聯(lián)數(shù)目為12級(jí)。結(jié)構(gòu)選取電阻為50 kΩ,,電壓偏置按表2加載,,VDD=2.5 V。圖7(a)為不同結(jié)構(gòu)的插入損耗,。從圖中可以看出,,串聯(lián)支路的插入損耗為-0.416 3 dB。單刀單擲結(jié)構(gòu)的插入損耗為-0.442 7 dB,,這主要是由于并聯(lián)支路的引入,。雖然并聯(lián)支路處于關(guān)斷狀態(tài),,但是還是會(huì)泄漏掉部分射頻信號(hào),所以單刀單擲結(jié)構(gòu)的插入損耗會(huì)退化0.026 4 dB,。同理,,對(duì)于單刀雙擲結(jié)構(gòu),由于引入了更多的信號(hào)泄漏路徑,,插入損耗為-0.477 8 dB,,較單刀單擲結(jié)構(gòu)退化了0.035 1 dB。圖7(b)所示為不同結(jié)構(gòu)的隔離度,。從圖中可以看出,,串聯(lián)支路的隔離度為-32.08 dB。單刀單擲結(jié)構(gòu)的隔離度為-44.99 dB,,這主要是由于并聯(lián)支路的引入,。并聯(lián)支路作為輔助部分,在串聯(lián)支路關(guān)斷時(shí),,并聯(lián)支路是導(dǎo)通的,。從串聯(lián)支路泄漏過(guò)來(lái)的信號(hào)會(huì)經(jīng)并聯(lián)支路泄漏到地,所以單刀單擲結(jié)構(gòu)的隔離度會(huì)改善12.91 dB,。同理,,對(duì)于單刀雙擲結(jié)構(gòu),由于引入了更多的信號(hào)泄漏路徑,,隔離度為-51.42 dB,,較單刀單擲結(jié)構(gòu)改善了19.34 dB。由此可見(jiàn),,并聯(lián)支路的引入,,將明顯改善射頻開(kāi)關(guān)的隔離度。并聯(lián)支路的引入只是較小程度使得插入損耗退化,。在實(shí)際設(shè)計(jì)中,,普遍采用增加并聯(lián)支路的結(jié)構(gòu)。

wdz1-t7.gif

3 結(jié)論

    本文通過(guò)設(shè)計(jì)串聯(lián)支路,、并聯(lián)支路,、單刀單擲、單刀雙擲電路結(jié)構(gòu)分析了設(shè)計(jì)參數(shù)對(duì)射頻開(kāi)關(guān)小信號(hào)的影響,。當(dāng)單級(jí)寬度增大時(shí),,插入損耗(絕對(duì)值)將越小,隔離度(絕對(duì)值)將越??;當(dāng)級(jí)聯(lián)數(shù)目增大時(shí),插入損耗(絕對(duì)值)將越大,隔離度(絕對(duì)值)將越大,;偏置電阻越大,,串聯(lián)結(jié)構(gòu)的插入損耗(絕對(duì)值)越小,隔離度(絕對(duì)值)越小,,在50 kΩ接近飽和,;導(dǎo)通時(shí),應(yīng)在柵極加載+VDD,,使得晶體管充分開(kāi)啟,,關(guān)斷狀態(tài)時(shí),需要在柵極和體區(qū)同時(shí)加載-VDD,,使得晶體管處于完全關(guān)斷狀態(tài);比較分析了串聯(lián)支路,、并聯(lián)支路,、單刀單擲、單刀雙擲電路結(jié)構(gòu)的插入損耗和隔離度,,指出增加并聯(lián)支路的結(jié)構(gòu)的重要性,。

參考文獻(xiàn)

[1] PURAKH R V,ZHANG S,,TOH R T,,et al.A 130 nm RFSOI technology with switch, LNA,and EDNMOS devices for integrated front-end module SoC applications[C].IEEE Radio Frequency Integrated Circuits Symposium,,2015:47-50.

[2] GIANESELLO F,,MONROY A,VIALLA V,,et al.Highly linear and sub 120 fs Ron x Coff 130 nm RF SOI technology targeting 5G carrier aggregation RF switches and FEM SOC[C].IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems,,2016:9-12.

[3] Soitec.Innovative RF-SOI Wafers fro Wireless Applications[DB/OL].[2018-06-20].https://www.soitec.com/media/up-load/3_publications/RFSOI/soitec_rf-soi_substrates_wp.pdf.

[4] JAFFE M,ABOU-KHALIL M,,BOTULA A,,et al.Improve ments in SOI technology for RF switches[C].IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems,2015:30-32.

[5] RABBENI P A,,JOSEPH A,,LETAVIC T,et al.RF SOI revolutionizing RF system design[J].Microwave Journal,,2015,,58(10):1-8.

[6] BOTULA A,JOSEPH A,,SLINKMAN J,,et al.A thin-film SOI 180 nm CMOS RF switch technology[C].IEEE Topical Meeting on Silicon Monolithic Integrated Circuits in RF Systems,2009:1-4.

[7] SHAKED Z,HURWITZ P,,HEIMAN A,,et al.SOI technology for front end applications[C].IEEE International Conference on Microwaves,Communications,,Antennas and Electronic Systems,,2015:1-3.

[8] TOH R T,PARTHASARATHY S,,SUN T.A 300 mm foundry HRSOI technology with variable silicon thickness for integrated FEM applications[C].IEDM16:2.4.1-2.4.4.

[9] 蔣東銘,,陳新宇,許正榮,,等.基于CMOS SOI工藝的射頻開(kāi)關(guān)設(shè)計(jì)[J].固體電子學(xué)研究與進(jìn)展,,2014,34(2):142-145,,162.

[10] 田亮,,陳磊,周進(jìn),,等.低插入損耗高隔離度SOI射頻開(kāi)關(guān)電路的研究[J].微電子學(xué),,2009,39(5):653-656.

[11] 陳磊,,趙鵬,,崔杰,等.用于多模多頻射頻前端的單刀八擲SOI天線開(kāi)關(guān)設(shè)計(jì)[J].固體電子學(xué)研究與進(jìn)展,,2014,,34(1):65-68,100.

[12] 曹合適,,粟雅娟,,張斌珍,等.微納機(jī)電開(kāi)關(guān)研究現(xiàn)狀[J].電子技術(shù)應(yīng)用,,2015,,41(9):21-24,32.

[13] 劉立,,胡磊,,丑修建.發(fā)展中的RF MEMS開(kāi)關(guān)技術(shù)[J].電子技術(shù)應(yīng)用,2016,,42(11):14-17,,21.



作者信息:

莘海維,劉張李

(上海華虹宏力半導(dǎo)體制造有限公司,,上海201203)

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載,。