Chips&Media成功采用 MentorCatapult High-Level Synthesis (HLS)平臺實現(xiàn)了首個計算機視覺 IP

　　Chips&Media通過 Catapult HLS將模塊設(shè)計/驗證時間縮短了一半,，并實現(xiàn)了關(guān)鍵的現(xiàn)場可編程門陣列 (FPGA) 演示系統(tǒng)

　　Catapult HLS方法論使探索多種架構(gòu)并為深度神經(jīng)網(wǎng)絡(luò)加速器尋找最佳實現(xiàn)方案成為了可能。

　　Mentor?, a Siemens business今日宣布Chips&Media已成功部署 Mentor Catapult HLS平臺,，將使用深度神經(jīng)網(wǎng)絡(luò) (DNN) 算法設(shè)計和驗證其 c.WAVE計算機視覺 IP的實時對象檢測,。Chips&Media是一家面向片上系統(tǒng) (SoC)設(shè)計高性能、高質(zhì)量視頻 IP的領(lǐng)先供應(yīng)商,，其產(chǎn)品廣泛應(yīng)用于汽車,、監(jiān)控和消費電子領(lǐng)域。

　　Chips&Media需要通過減少功能驗證時間,、時序收斂,、自定義和最終優(yōu)化來大幅提高生產(chǎn)力，把更多時間用于機器算法和架構(gòu)的研發(fā)上,，從而為客戶快速提供差異化的機器學(xué)習(xí) IP,。為實現(xiàn)這些目標，他們棄用了傳統(tǒng)的手工編碼寄存器傳輸級 (RTL) 流程,，轉(zhuǎn)而采用 Catapult HLS平臺，以使用 C語言編寫算法和驗證平臺,。與同一項目中使用 RTL流程的團隊相比,，HLS設(shè)計和驗證團隊將項目時間縮短了一半。

　　“要應(yīng)對以推理為目標的設(shè)備帶來的加速挑戰(zhàn),，我們認為關(guān)鍵在于使用深度神經(jīng)網(wǎng)絡(luò)建立一個專注于功耗,、性能和面積 (PPA)并高度優(yōu)化的硬件架構(gòu)，”Chips&Media首席技術(shù)官 Mickey Jeon表示,?！癏LS使我們能夠極其高效地完成這項工作。我們的項目取得了突出的成績,，我們計劃在接下來的項目中部署應(yīng)用 Catapult的 HLS流程,?！?/p>

　　基于 DNN的計算機視覺處理的特征，就是乘法/加法/累加的重復(fù)計算,，同時通過神經(jīng)網(wǎng)絡(luò)層進行大量數(shù)據(jù)遷移,。DNN是在 Caffe或 TensorFlow等框架上開發(fā)的，然后在 C模型中捕獲其算法,。Chips&Media將此算法 C模型改進為可綜合的 C代碼,，并使用 Catapult HLS平臺快速探索各種架構(gòu)并綜合到 RTL中，以找到此類設(shè)計的最佳解決方案,。

　　“根據(jù)我們的觀察,，在市場快速變化的多個應(yīng)用領(lǐng)域，采用 Catapult HLS是提高生產(chǎn)力來獲得成功的唯一途徑,，”Mentor數(shù)字設(shè)計和實施解決方案總經(jīng)理 Badru Agarwala表示,。“我們一直與 Chips&Media密切合作,，以確保他們平穩(wěn)過渡到 HLS,。該平臺可以讓他們專注于算法/架構(gòu)設(shè)計，而不是底層實現(xiàn)和調(diào)試等細節(jié),，從而更快地把想法變成產(chǎn)品,，然后推向市場?！?/p>