《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計(jì) > 業(yè)界動(dòng)態(tài) > 如何減少晶圓測(cè)試成本,?

如何減少晶圓測(cè)試成本?

2020-09-27
來源:拓墣產(chǎn)業(yè)研究
關(guān)鍵詞: 晶圓 芯片 測(cè)試 成本

晶圓/芯片工藝過程從空白的硅晶圓開始到最終制成電子功能芯片終結(jié),,整個(gè)過程需要依次執(zhí)行數(shù)百個(gè)專業(yè)的工藝步驟(稱為工藝流程),。但是,考慮到R&D環(huán)境的性質(zhì)以及各個(gè)工藝步驟的復(fù)雜性,,如果在某個(gè)工藝流程中出現(xiàn)問題,,可能導(dǎo)致功能器件的良率大幅下降。

 在工藝流程的早期對(duì)晶圓上的單個(gè)芯片/器件進(jìn)行電子測(cè)試,,有助于了解片上設(shè)備的性能和執(zhí)行早期的半導(dǎo)體工藝監(jiān)管,。目前已有具備在線測(cè)試功能的大型設(shè)備,但是對(duì)于之前的fab工廠來說,,若沒有在其中嵌入在線(in-line)電氣測(cè)試系統(tǒng),,就無法獲得工藝流程中關(guān)鍵點(diǎn)的反饋。因此不得不從fab廠中取出晶圓,,然后使用現(xiàn)有的參數(shù)測(cè)試儀對(duì)其進(jìn)行測(cè)試,,這就會(huì)導(dǎo)致整個(gè)流程中斷。而且,由于污染問題,,從fab廠取出來的晶圓無法返回進(jìn)行進(jìn)一步加工,,就會(huì)損失大量的晶圓,制造周期大大增長,,項(xiàng)目交付時(shí)間也大大延遲了,。

工廠研發(fā)的測(cè)試芯片系統(tǒng)由數(shù)千個(gè)具有各種尺寸和架構(gòu)的晶體管、電阻器和電容器組成,。其中可能包含小型演示電路,,我們需要測(cè)試所有這些器件,以正確分析特定的半導(dǎo)體制造工藝,。      

如果有一套工廠內(nèi)部半導(dǎo)體自動(dòng)測(cè)試設(shè)備(ATE),,能夠24/7全天候執(zhí)行測(cè)試操作,就可以大大減少研發(fā)項(xiàng)目的交付時(shí)間并降低總體成本,。因此我們需要一種多功能的測(cè)試系統(tǒng),,可以快速、準(zhǔn)確地執(zhí)行測(cè)試,,以支持我們的各種行業(yè)聯(lián)盟計(jì)劃,。并要求該系統(tǒng)需要能夠滿足所有的參數(shù)和功能IC測(cè)試需求,而且可以輕松擴(kuò)展來滿足未來半導(dǎo)體制造工業(yè)技術(shù)的測(cè)試需求,。 

01 第一階段測(cè)試

為了減少晶圓檢測(cè)的成本就需要更高效的替代解決方案,。但是市場上的測(cè)試系統(tǒng)不是專注于參數(shù)測(cè)試,就是專注于功能測(cè)試,,無法兼顧,。而且,傳統(tǒng)的參數(shù)測(cè)試儀利用開關(guān)矩陣來共享SMU,,數(shù)字萬用表(DMM)和LCR測(cè)試儀等資源,,這會(huì)降低信號(hào)的完整性并使操作順序化,無法并行執(zhí)行,。此外這些儀器通常需要花費(fèi)很長時(shí)間來進(jìn)行編程序,,而且采用固定密封裝,缺乏靈活的性,,價(jià)格也很昂貴,。

自發(fā)展至今,PXI被各行各業(yè)廣泛采用,,可有效的幫助企業(yè)降低成本、提高績效,,同時(shí)具有強(qiáng)大的經(jīng)濟(jì)實(shí)力,,可以更輕松地幫助各個(gè)企業(yè)度過不同的產(chǎn)業(yè)波動(dòng)期。最終選擇了一種高精度的每通道SMU儀器;除了PXI儀器外,,還配備了自動(dòng)晶圓加工系統(tǒng)的探針臺(tái),,該系統(tǒng)可以在無人值守的情況下運(yùn)行;開發(fā)了一個(gè)定制的探針卡,,并將所有晶圓探測(cè)組件連接到一個(gè)容納PXI儀器的19英寸機(jī)架中,。

測(cè)試系統(tǒng)包括PXI SMU與DMM、LCR儀表和第三方低泄漏開關(guān)矩陣,,他們?cè)跍y(cè)試點(diǎn)之間共享資源,。接著利用軟件,在使用PXI模塊化儀器的ATE上開發(fā)并部署了一個(gè)參數(shù)測(cè)試?yán)處?,并?duì)其進(jìn)行了基準(zhǔn)測(cè)試,,最終對(duì)過程監(jiān)控結(jié)構(gòu)進(jìn)行了測(cè)量。實(shí)現(xiàn)了全自動(dòng),、無人值守的晶圓測(cè)試,,并順利地將電氣數(shù)據(jù)覆蓋為其他在線(光學(xué))計(jì)量數(shù)據(jù),進(jìn)行深入地進(jìn)行過程分析,。

通過fab工廠內(nèi)部ATE,,我們可以執(zhí)行以前的不可能完成的實(shí)驗(yàn)或晶圓成本很高的實(shí)驗(yàn)。作為一個(gè)獨(dú)立的研究機(jī)構(gòu),,這些新的實(shí)驗(yàn)為研發(fā)的半導(dǎo)體工藝技術(shù)提供了非常有價(jià)值的信息,。

02 第二階段測(cè)試

 將ATE系統(tǒng)的硬件配置為兩臺(tái)菊花鏈?zhǔn)絇XI機(jī)箱,25個(gè)PXIeSMU(其中24個(gè)連接到與晶圓前端接觸的探針,,一個(gè)連接到吸盤觸點(diǎn)),,以及一個(gè)功能強(qiáng)大的機(jī)架式控制器。探針臺(tái)和晶圓上料設(shè)備通過GPIB-USB接口進(jìn)行控制,,軟件包依然作為軟件架構(gòu)的核心,。      

這種每針SMU方法的性能非常驚人,大大減少了測(cè)試時(shí)間,,這對(duì)于大型的傳統(tǒng)臺(tái)式SMU來說是不可能的,。由于這一方法可實(shí)現(xiàn)高度并行測(cè)量,不需要按順序進(jìn)行測(cè)量,,節(jié)省了中間的切換步驟,,因此總測(cè)試時(shí)間減少到僅為測(cè)試一個(gè)測(cè)試點(diǎn)的時(shí)間。

假設(shè)一個(gè)探針墊模塊具有24個(gè)焊盤和12個(gè)二極管,;每個(gè)二極管連接到兩個(gè)焊盤,。對(duì)于fA級(jí)的二極管泄漏測(cè)量,我們需要較長的測(cè)試積分(孔徑)時(shí)間來抑制測(cè)量噪聲,。這一個(gè)積分時(shí)間可能會(huì)超過32個(gè)電源周期(PLC),,相當(dāng)于640 ms(32 PLC x 20 ms/PLC),。在采用開關(guān)矩陣的傳統(tǒng)順序測(cè)試中,開關(guān)和建立時(shí)間大約為10 ms,,這也是一個(gè)重要的影響因素,。關(guān)于這一點(diǎn),在第1階段的系統(tǒng)中,,每一個(gè)探針墊模塊塊的開關(guān)和建立時(shí)間大約為7.92 s,。而對(duì)于高度并行的配置,測(cè)試時(shí)間有效地減少到一個(gè)二極管的測(cè)量時(shí)間(640毫秒),,快了12倍,。   

03 總結(jié)

根據(jù)多個(gè)應(yīng)用程序的測(cè)試時(shí)間數(shù)據(jù),并綜合考慮了探針的步進(jìn)時(shí)間之后,,可以發(fā)現(xiàn)測(cè)試速度提高了 3.35倍,,過去的測(cè)試時(shí)間為每晶圓67分鐘,而現(xiàn)在采用并行測(cè)試后,,每晶圓的測(cè)試時(shí)間減少為20分鐘,。

因此可以肯定地說,從第一階段到第二階段,,測(cè)試吞吐量增加了三倍,!在工藝制造周期日益縮短的情況下,吞吐量的增加將有助于于我們更加快速地交付研發(fā)成果 ,。此外,,還可以在工藝流程的早期提取大量數(shù)據(jù),進(jìn)行晶圓級(jí)可靠性研究,。

總而言之,,基于PXI的模塊化測(cè)試儀器可以有效降低檢測(cè)成本、提高檢測(cè)速率,。








本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容、版權(quán)和其它問題,,請(qǐng)及時(shí)通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118,;郵箱:[email protected],。