芯片從設(shè)計到制造,，再到封裝測試,，點沙成金的過程中耗費了大量的人力物力財力，每一個環(huán)節(jié)的質(zhì)量,、性能,、良率都需要嚴格把控。眾所周知,，單純的芯片測試并不能為芯片增加功能,，也不能提升芯片性能。但芯片測試卻貫穿于半導(dǎo)體研發(fā)到量產(chǎn)的全部流程,，成為半導(dǎo)體制造無法繞開的一環(huán)。芯片測試主要包括晶圓測試CP和成品測試FT,，通過測試,，廠商能夠及時發(fā)現(xiàn)芯片設(shè)計制造問題，從而提高芯片生產(chǎn)良率,，保證出貨質(zhì)量,。

在半導(dǎo)體測試設(shè)備市場中，ATE測試設(shè)備占據(jù)了半導(dǎo)體測試設(shè)備的三分之二,。其中,，以泰瑞達（TERADYNE）和愛德萬測試的技術(shù)實力最為強勁，掌控著全球半導(dǎo)體測試設(shè)備90％的市場份額,。泰瑞達技術(shù)積累雄厚,，擁有完整的半導(dǎo)體測試解決方案，持續(xù)保障芯片質(zhì)量，降低客戶測試成本,。據(jù)泰瑞達銷售副總經(jīng)理黃飛鴻介紹,，面向SoC測試，泰瑞達已經(jīng)推出了多款測試平臺,，包括J750,、UltraFLEX、EAGLE TEST SYSTEM等多個系列的測試設(shè)備,。

在黃飛鴻看來,，一定程度上，測試時間就等同于測試成本,。因此,，如何提升芯片測試效率，降低測試成本,，已經(jīng)成為當前半導(dǎo)體市場亟待解決的難題,。在UltraFLEX測試設(shè)備的基礎(chǔ)上，泰瑞達推出了UltraFLEXplus,，采用了全新PACE架構(gòu),，結(jié)合IG－XL軟件，為半導(dǎo)體測試市場又添利器,。

芯片工藝持續(xù)下探,，測試挑戰(zhàn)日益突顯

從半導(dǎo)體制程工藝的演進過程來看，可大致將其分為三個時代,?？梢钥吹剑瑥?990年至2025年,，半導(dǎo)體工藝逐漸從0．8um下探至3nm甚至2nm,，隨著半導(dǎo)體工藝不斷演進，芯片尺寸越來越小,，片上晶體管集成度也越來越高,。這就意味著芯片上集成了更多的模擬、數(shù)據(jù)傳輸和接口功能,。相應(yīng)地,，芯片測試技術(shù)也隨之不斷演進，以滿足日趨復(fù)雜的芯片功能需求,。

“先進工藝的演進帶來了測試時間的增加,。”黃飛鴻指出,，日趨龐大的芯片規(guī)模持續(xù)拉高了芯片設(shè)計復(fù)雜度,，對于SCAN,、BIST、標準化接口等測試需求也隨之提高,。以處理器芯片為例,，SCAN和BIST測試是檢驗工藝成熟度的標準，工藝尺寸越小,，測試時間越長,。而對于模擬和射頻芯片來說，Trimming測試則占據(jù)了越來越多的時間,。

此外,，單工位測試嚴重拖慢了芯片測試速度，拉長了測試時間,，從而導(dǎo)致測試成本在整體芯片售價中占比很高,。先進工藝越往下探，對測試設(shè)備并行測試能力的要求就越高,。而在工藝下探至10nm以下,，晶體管數(shù)量增速已經(jīng)遠超過芯片測試技術(shù)的更新速度，接口板與測試工位也不可能無限制增加,，ATE測試設(shè)備面臨著新一輪挑戰(zhàn),。

“另一個（ATE測試設(shè)備面臨的）挑戰(zhàn)是，隨著工藝尺寸縮減至10nm及以下,，晶圓初次量產(chǎn)的良率不斷下降,。”黃飛鴻表示,，單芯片尺寸（die size）則從原來的200mm2增大到800mm2,，相應(yīng)失效密度也在不斷提高。對于800mm2的die size,，10nm工藝下,，晶圓初次量產(chǎn)良率還不足10％。

底層架構(gòu)升級,，為芯片測試降本增效

面對復(fù)雜度更高的手機,、處理器、射頻等芯片,，泰瑞達推出了UltraFLEXplus高性能SoC測試平臺。在UltraFLEX系列測試平臺的基礎(chǔ)之上,，該平臺對探測器接口板進行了全新設(shè)計,，并首次采用了PACE多控制器架構(gòu)?！皬腏750到UltraFLEX,，再到UltraFLEXplus，泰瑞達采用了統(tǒng)一的軟件平臺IG－XL?！痹邳S飛鴻看來,，這也是泰瑞達最大的競爭優(yōu)勢，測試程序可全面兼容,，直接提高了工程師開發(fā)效率,。

區(qū)別于前代接口板設(shè)計，UltraFLEXplus采用全新Broadside技術(shù),，接口板尺寸增大,，PCB層數(shù)將大幅縮減20％?！叭鬚CB層數(shù)很多,，加工難度將會帶來更大的失效率?！绷硪环矫?，全新的接口板管腳呈對稱分布，布局布線更加清晰,，有效減少了繞線長度,，能夠有效減少PCB板卡設(shè)計要求，大幅提高信號完整性和電源完整性,，并行測試能力也隨之提高,。

“PACE多控制器架構(gòu)是UltraFLEXplus測試平臺獨有架構(gòu)，能夠?qū)⑺懔ο路?，提升處理效率,。”黃飛鴻表示,，PACE架構(gòu)通過中間工作站主控,，將算力全部下放至每塊板卡上，由每塊板卡獨立CPU來執(zhí)行指令和測量計算,。此外,，UltraFLEXplus搭載了第三代數(shù)字板卡，采用開放式,、可升級,、分布式計算等架構(gòu)，能夠整體提高測試效率,，結(jié)合IG－XL軟件平臺,，縮減了20％的工程開發(fā)時間，能夠在更少時間內(nèi)開發(fā)出更優(yōu)化的測試程序,。

寫在最后

據(jù)黃飛鴻介紹,，UltraFLEX測試平臺全球裝機量已經(jīng)達到5000套,，而IG－XL軟件平臺裝機也超過了12000套。自2020年以來,，UltraFLEXplus全球裝機量也已經(jīng)接近600套,，已經(jīng)在兩家主要晶圓代工廠以及5家OSAT安裝使用。泰瑞達具備豐富的市場驗證經(jīng)驗,，UltraFLEXplus新平臺發(fā)布一年半時間內(nèi),，已經(jīng)獲得了主要客戶的廣泛好評，應(yīng)用在數(shù)字計算芯片領(lǐng)域,。