文獻標識碼: A
DOI:10.16157/j.issn.0258-7998.212120
中文引用格式: 李海濤,,李斌康,,田耕,等. 一種進位鏈TDC的實現(xiàn)及其抽頭方式研究[J].電子技術(shù)應(yīng)用,,2022,,48(4):53-56,61.
英文引用格式: Li Haitao,,Li Binkang,,Tian Geng,et al. Research of a carry chain TDC and its tap method[J]. Application of Electronic Technique,,2022,,48(4):53-56,61.
0 引言
時間是物理學的7個基本物理量之一[1],,在物理學發(fā)展中起到重要作用,精確地獲取研究對象的時間信息具有重要意義,。對時間信息的獲取可以由時間數(shù)字轉(zhuǎn)換器(Time to Digital Converter,,TDC)來實現(xiàn),TDC將時間信息轉(zhuǎn)換為二進制數(shù)字編碼,,輸出到后端分析,,得到具體時間信息。TDC廣泛應(yīng)用在高能物理,、衛(wèi)星授時、導航定位,、數(shù)字通信,、醫(yī)學成像等領(lǐng)域[2-5]。
TDC有多種實現(xiàn)方法,包括直接計數(shù)法,、時間間隔擴展法,、時間幅度轉(zhuǎn)換法、多相位時鐘法,、游標法,、抽頭延遲鏈法、差分延遲鏈法等,,各種方法既可以獨立使用,,又可以配合使用,實現(xiàn)從低精度到高精度,、從細時間到粗時間的時間測量,。從技術(shù)上劃分,TDC的實現(xiàn)可以分為模擬方法和數(shù)字方法,;從平臺上劃分,,TDC可以在專用集成電路平臺(Application Specific Integrated Circuit,ASIC),、FPGA等平臺上實現(xiàn),。ASIC-TDC的測量精度、穩(wěn)定性較高,,一般都是針對某一特定場景應(yīng)用設(shè)計,,不具有通用性和可擴展能力,并且開發(fā)ASIC芯片的周期很長,;FPGA-TDC具有開發(fā)周期短,、成本低、設(shè)計靈活等優(yōu)點,,但是精度和穩(wěn)定性較差,。隨著半導體制造工藝的進步,F(xiàn)PGA-TDC的測量精度和穩(wěn)定性等同步提高,,實現(xiàn)高精度FPGA-TDC具有重要研究意義,。
目前,實現(xiàn)高精度FPGA-TDC的研究主要集中在幾個方面[2,,6-9]:(1)FPGA-TDC的實現(xiàn),,使用FPGA內(nèi)部資源實現(xiàn)高精度TDC,把時間信息轉(zhuǎn)換成二進制數(shù)字編碼,;(2)TDC碼寬的自動校準,,選擇合適的校準方法,校準TDC碼寬,,降低FPGA制造工藝,、工作電壓,、工作溫度(Process、Voltage,、Temperature,,PVT)等對TDC的影響;(3)針對TDC碼寬的不一致性,,如何降低測量誤差,,進一步提高測試精度;(4)動態(tài)監(jiān)測并實時校準TDC碼寬,,針對特殊要求(如航天等)進行冗余設(shè)計等,。對FPGA-TDC的研究主要集中在前述的第1、第3方面,,在不同F(xiàn)PGA平臺上實現(xiàn)進位鏈TDC,。受限于進位鏈的線性度,TDC的線性較差,,導致時間測量精度下降,。通過多鏈單次測量求平均[1,8,,10]或者單鏈多次測量求平均[11-12]的方法,,可以提高TDC的線性和時間測量精度。對TDC的碼寬的動態(tài)監(jiān)測,、冗余設(shè)計等,,一般應(yīng)用在航空航天等特殊領(lǐng)域[2]。對于單鏈TDC的碼寬校準和抽頭方式方面(前述第2方面),,缺少較為深入的研究,。
本文詳細內(nèi)容請下載:http://forexkbc.com/resource/share/2000004053。
作者信息:
李海濤1,,李斌康1,,2,田 耕1,,2,,阮林波1,2,,呂宗璟1
(1.西北核技術(shù)研究所,,陜西 西安710024;2.強脈沖輻射環(huán)境模擬與效應(yīng)國家重點實驗室,,陜西 西安710024)