《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 其他 > 設(shè)計(jì)應(yīng)用 > 中央處理器安全測(cè)試與自修復(fù)技術(shù)研究
中央處理器安全測(cè)試與自修復(fù)技術(shù)研究
2022年電子技術(shù)應(yīng)用第9期
周永忠1,洪 晟2,,姜義初1,,顧 爽3,李 雷1,,劉 亮1,,高欣妍3,陰宏偉2,,岳天羽2
1.北京智芯微電子科技有限公司 數(shù)字芯片設(shè)計(jì)中心,,北京100192; 2.北京航空航天大學(xué) 網(wǎng)絡(luò)空間安全學(xué)院,,北京100191,; 3.北京航空航天大學(xué) 未來(lái)空天技術(shù)學(xué)院/高等理工學(xué)院,北京100191
摘要: 中央處理器在工業(yè)控制領(lǐng)域起到重要作用,,其正常工作是工業(yè)控制中的重要穩(wěn)定運(yùn)行保障,。主要研究中央處理器的安全測(cè)試與自修復(fù)相關(guān)技術(shù)。從故障注入到故障測(cè)試再到自修復(fù),,對(duì)相關(guān)安全技術(shù)作了比較介紹與分類總結(jié),,包括硬軟件的故障注入技術(shù)、掃描鏈,、內(nèi)建自測(cè)試,、TSV等故障測(cè)試方法,以及以替代修復(fù)和容錯(cuò)自修復(fù)技術(shù),。最后提出中央處理器安全協(xié)同模型,,對(duì)各個(gè)技術(shù)的基本原理和創(chuàng)新點(diǎn)做出歸納總結(jié),為未來(lái)中央處理器的故障處理技術(shù)發(fā)展提供安全設(shè)計(jì)全參考,,在保證安全和性能的同時(shí)降低成本和能耗,,助力工控設(shè)備安全穩(wěn)定運(yùn)行。
中圖分類號(hào): TN409
文獻(xiàn)標(biāo)識(shí)碼: A
DOI:10.16157/j.issn.0258-7998.222712
中文引用格式: 周永忠,,洪晟,,姜義初,等. 中央處理器安全測(cè)試與自修復(fù)技術(shù)研究[J].電子技術(shù)應(yīng)用,,2022,,48(9):39-43,49.
英文引用格式: Zhou Yongzhong,,Hong Sheng,,Jiang Yichu,,et al. Research on integrated circuit safety test and repair technology[J]. Application of Electronic Technique,2022,,48(9):39-43,,49.
Research on integrated circuit safety test and repair technology
Zhou Yongzhong1,Hong Sheng2,,Jiang Yichu1,,Gu Shuang3,Li Lei1,,Liu Liang1,, Gao Xinyan3,Yin Hongwei2,,Yue Tianyu2
1.Beijing SmartChip Microelectronics Technology Co.,,Ltd.,Digital Chip Design Center,,Beijing 100192,,China; 2.School of Cyber Science and Technology,,Beihang University,,Beijing 100191,China,; 3.School of Future Space Technology/Higher Institute of Technology,,Beihang University,Beijing 100191,,China
Abstract: Central processing unit(CPU) plays an important role in industrial control field. Its normal operation is an important security guarantee for industrial. This paper mainly studies the security test and self-repair technology of CPU. From fault injection,,fault testing to self-healing,this paper compares and summarizes the related safety technologies, including hardware and software fault injection technology, scan chain, built-in self-testing, TSV and other fault testing methods, as well as alternative repair and fault-tolerant self-healing technologies. Finally, the CPU security cooperation model is proposed, and the basic principles and innovation points of each technology are summarized so as to provide safety reference for the development of CPU fault handling technology in the future, reduce cost and energy consumption while ensuring safety and performance, and help industrial control equipment operate reliably and stably.
Key words : CPU,;integrated circuit,;fault injection;safety test,;self-repair,;safety-cooperation model

0 引言

    CPU(中央處理器)系統(tǒng)通常由板載集成電路驅(qū)動(dòng),具有微型化,、標(biāo)準(zhǔn)化,、通用化等一系列特點(diǎn)。隨著工業(yè)控制對(duì)設(shè)備精密度,、復(fù)雜度,、安全度以及功能密度要求的日益提高,中央處理器安全技術(shù)成為工業(yè)控制芯片可靠的重要保障,,因此研究其安全測(cè)試自修復(fù)技術(shù)具有重要意義,。

    當(dāng)前中央處理器安全測(cè)試以及測(cè)試前的故障注入成為國(guó)內(nèi)外研究的重點(diǎn),,研究系統(tǒng)面對(duì)突發(fā)情況時(shí)的自修復(fù)技術(shù)有利于更好提高工控芯片的安全性,。當(dāng)前技術(shù)主要是致力于學(xué)科融合,,應(yīng)用生物等各領(lǐng)域的知識(shí)硬軟件結(jié)合進(jìn)行,但各方法都有所偏重,,單獨(dú)的故障處理技術(shù)無(wú)法很好地滿足工業(yè)控制的安全需求,。因此,有必要建立協(xié)同各方面故障處理技術(shù)的模型來(lái)指導(dǎo)中央處理器的安全發(fā)展方向,。




本文詳細(xì)內(nèi)容請(qǐng)下載:http://forexkbc.com/resource/share/2000004918,。




作者信息:

周永忠1,洪  晟2,,姜義初1,,顧  爽3,李  雷1,,劉  亮1,,高欣妍3,陰宏偉2,,岳天羽2

(1.北京智芯微電子科技有限公司 數(shù)字芯片設(shè)計(jì)中心,,北京100192;

2.北京航空航天大學(xué) 網(wǎng)絡(luò)空間安全學(xué)院,,北京100191,;

3.北京航空航天大學(xué) 未來(lái)空天技術(shù)學(xué)院/高等理工學(xué)院,北京100191)



wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載,。