半導(dǎo)體生產(chǎn)流程由晶圓制造,晶圓測(cè)試,,芯片封裝和封裝后測(cè)試組成,。而測(cè)試環(huán)節(jié)主要集中在CP(chip probing),、FT(Final Test)和WAT(Wafer Acceptance Test)三個(gè)環(huán)節(jié),。
CP測(cè)試,,英文全稱(chēng)Circuit Probing、Chip Probing,,也稱(chēng)為晶圓測(cè)試,,測(cè)試對(duì)象是針對(duì)整片wafer中的每一個(gè)Die,目的是確保整片wafer中的每一個(gè)Die都能基本滿(mǎn)足器件的特征或者設(shè)計(jì)規(guī)格書(shū),,通常包括電壓,、電流、時(shí)序和功能的驗(yàn)證,,如vt(閾值電壓),,Rdson(導(dǎo)通電阻),BVdss(源漏擊穿電壓),,Igss(柵源漏電流),,Idss(漏源漏電流)等,可以用來(lái)檢測(cè)fab廠制造的工藝水平,??梢愿苯拥闹繵afer的良率。
CP的難點(diǎn)是如何在最短的時(shí)間內(nèi)挑出壞的die,,修補(bǔ)die,。
常用到的設(shè)備有測(cè)試機(jī)(Tester) 、探針臺(tái)(Prober) 以及測(cè)試機(jī)與探針卡之間的接口(Mechanical lnterface),。一般測(cè)試機(jī)臺(tái)的電壓和功率不會(huì)很高,。
FT測(cè)試,英文全稱(chēng)Final Test,,是芯片出廠前的最后一道攔截,。測(cè)試對(duì)象是針對(duì)封裝好的chip,CP測(cè)試之后會(huì)進(jìn)行封裝,,封裝之后進(jìn)行FT測(cè)試,,也叫“終測(cè)”??梢杂脕?lái)檢測(cè)封裝廠的工藝水平,。FT是把壞的chip挑出來(lái);檢驗(yàn)封裝的良率,。測(cè)試完這道工序就直接賣(mài)去做應(yīng)用了,。
FT測(cè)試一般分為兩個(gè)步驟:1)自動(dòng)測(cè)試設(shè)備 (ATE) 2) 系統(tǒng)級(jí)別測(cè)試SLT) --2是必須項(xiàng),1一般小公司可能用不起,,ATE試一般只需要幾秒鐘;SLT一般需要幾個(gè)小時(shí),,邏輯比較簡(jiǎn)單,。
FT的難點(diǎn)是如何在最短的時(shí)間內(nèi)保證出廠的Unit能夠完成全部的功能。FT需要tester (ATE) + handler + socket,。
CP對(duì)整片Wafer的每個(gè)Die來(lái)測(cè)試,,而FT則對(duì)封裝好的Chip來(lái)測(cè)試。CP Pass 才會(huì)去封裝,。然后FT,,確保封裝后也Pass。
WAT是Wafer Acceptance Test,,對(duì)專(zhuān)門(mén)的測(cè)試圖形(test key)的測(cè)試,,通過(guò)電參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定;WAT(Wafer Acceptance Test)測(cè)試,,也叫PCM(Process Control Monitoring),對(duì)Wafer 劃片槽(Scribe Line)測(cè)試鍵(Test Key)的測(cè)試,,通過(guò)電性參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定,。
WAT測(cè)試有問(wèn)題,超過(guò)SPEC,,一般對(duì)應(yīng)Fab各個(gè)Module制程工藝或者機(jī)臺(tái)Shift,,例如Litho OVL異常,ETCH CD 偏小,,PVD TK偏大等等,。WAT有嚴(yán)重問(wèn)題的Wafer會(huì)直接報(bào)廢。
對(duì)于測(cè)試項(xiàng)來(lái)說(shuō),,有些測(cè)試項(xiàng)在CP時(shí)會(huì)進(jìn)行測(cè)試,,在FT時(shí)就不用再次進(jìn)行測(cè)試了,節(jié)省了FT測(cè)試時(shí)間,;但是有些測(cè)試項(xiàng)必須在FT時(shí)才進(jìn)行測(cè)試(不同的設(shè)計(jì)公司會(huì)有不同的要求),。
一般來(lái)說(shuō),CP測(cè)試的項(xiàng)目比較多,,比較全,;FT測(cè)的項(xiàng)目比較少,但都是關(guān)鍵項(xiàng)目,,條件嚴(yán)格,。但也有很多公司只做FT不做CP(如果FT和封裝yield高的話,CP就失去意義了),。
在測(cè)試方面,,CP比較難的是探針卡的制作,并行測(cè)試的干擾問(wèn)題,。FT相對(duì)來(lái)說(shuō)簡(jiǎn)單一點(diǎn),。還有一點(diǎn),memory的CP測(cè)試會(huì)更難,因?yàn)橐鰎edundancy analysis,,寫(xiě)程序很麻煩,。
WAT測(cè)試有問(wèn)題,超過(guò)SPEC,,一般對(duì)應(yīng)Fab各個(gè)Module制程工藝或者機(jī)臺(tái)Shift,,例如Litho OVL異常,ETCH CD 偏小,,PVD TK偏大等等,。WAT有嚴(yán)重問(wèn)題的Wafer會(huì)直接報(bào)廢。
對(duì)于測(cè)試項(xiàng)來(lái)說(shuō),,有些測(cè)試項(xiàng)在CP時(shí)會(huì)進(jìn)行測(cè)試,,在FT時(shí)就不用再次進(jìn)行測(cè)試了,節(jié)省了FT測(cè)試時(shí)間,;但是有些測(cè)試項(xiàng)必須在FT時(shí)才進(jìn)行測(cè)試(不同的設(shè)計(jì)公司會(huì)有不同的要求),。
一般來(lái)說(shuō),CP測(cè)試的項(xiàng)目比較多,,比較全,;FT測(cè)的項(xiàng)目比較少,但都是關(guān)鍵項(xiàng)目,,條件嚴(yán)格,。但也有很多公司只做FT不做CP(如果FT和封裝yield高的話,CP就失去意義了),。
在測(cè)試方面,,CP比較難的是探針卡的制作,并行測(cè)試的干擾問(wèn)題,。FT相對(duì)來(lái)說(shuō)簡(jiǎn)單一點(diǎn),。還有一點(diǎn),memory的CP測(cè)試會(huì)更難,,因?yàn)橐鰎edundancy analysis,,寫(xiě)程序很麻煩。
關(guān)于3溫測(cè)試:這是一種特殊的測(cè)試方法,,它要求在三個(gè)不同的溫度下對(duì)產(chǎn)品進(jìn)行測(cè)試,,通常是常溫(25℃左右)、高溫(如60℃或70℃)和低溫(如-20℃或-40℃),。這種測(cè)試的目的是為了檢查產(chǎn)品在不同溫度下的性能和可靠性,,以確保產(chǎn)品能在不同環(huán)境下正常工作。