11月28日消息,,據(jù)報(bào)道,,臺(tái)積電(TSMC)在其歐洲開(kāi)放創(chuàng)新平臺(tái)(OIP)論壇上宣布,,正在按計(jì)劃對(duì)其超大版本的CoWoS封裝技術(shù)進(jìn)行認(rèn)證,。
此項(xiàng)革新性技術(shù)核心亮點(diǎn)在于,,它能夠支持多達(dá)9個(gè)光罩尺寸(Reticle Size)的中介層集成,并配備12個(gè)高性能的HBM4內(nèi)存堆棧,專(zhuān)為滿(mǎn)足最嚴(yán)苛的性能需求而生,。
然而,超大版CoWoS封裝技術(shù)的實(shí)現(xiàn)之路并非坦途,。具體而言,,即便是5.5個(gè)光罩尺寸的配置,也需仰賴(lài)超過(guò)100 x 100毫米的基板面積,,這一尺寸已逼近OAM 2.0標(biāo)準(zhǔn)尺寸的上限(102 x 165mm),。而若追求9個(gè)光罩尺寸的極致,基板尺寸更是要突破120 x 120毫米大關(guān),,這無(wú)疑是對(duì)現(xiàn)有技術(shù)框架的一大挑戰(zhàn),。
此等規(guī)模的基板尺寸變革,不僅深刻影響著系統(tǒng)設(shè)計(jì)的整體布局,,也對(duì)數(shù)據(jù)中心的配套支持系統(tǒng)提出了更高要求,,尤其是在電源管理和散熱效率方面,需要更為精細(xì)的考量與優(yōu)化,。
臺(tái)積電希望采用其先進(jìn)封裝方法的公司也能利用其系統(tǒng)集成芯片(SoIC)先進(jìn)封裝技術(shù)垂直堆疊其邏輯芯片,,以進(jìn)一步提高晶體管數(shù)量和性能。借助9個(gè)光罩尺寸的CoWoS封裝技術(shù),,臺(tái)積電預(yù)計(jì)客戶(hù)會(huì)將1.6nm芯片放置在2nm芯片之上,。