摘 要: 基于多片" title="多片">多片TS101S的并行處理" title="并行處理">并行處理自適應(yīng)波束形成" title="自適應(yīng)波束形成">自適應(yīng)波束形成系統(tǒng),給出了系統(tǒng)的算法、結(jié)構(gòu)及實(shí)驗(yàn)結(jié)果,。
關(guān)鍵詞: TS101S 自適應(yīng)波束形成 IQRD-SMI 多處理器系統(tǒng)
自適應(yīng)波束形成是利用現(xiàn)時(shí)的輸入信號(hào)和干擾矢量采用自適應(yīng)算法進(jìn)行處理,以達(dá)到通過有用信號(hào)或需要方向的信號(hào)且抑制干擾的目的,。由于其可以在惡劣的敵方干擾和電磁兼容環(huán)境中提高雷達(dá),、通信等系統(tǒng)的抗干擾能力,所以被廣泛應(yīng)用于雷達(dá),、聲納和通信等多種軍事應(yīng)用和國(guó)民經(jīng)濟(jì)領(lǐng)域,。當(dāng)前,自適應(yīng)波束形成通常采用數(shù)字方式在基帶實(shí)現(xiàn),,即自適應(yīng)數(shù)字波束形成(ADBF),。ADBF與自適應(yīng)波束形成可視為同一技術(shù)。
ADBF技術(shù)要完成相當(dāng)復(fù)雜的運(yùn)算,。為了實(shí)時(shí)實(shí)現(xiàn)該技術(shù),,一方面要從算法本身提高ADBF系統(tǒng)的處理性能,另一方面需研制處理器結(jié)構(gòu)(特別是以Systolic和Wavefront為代表的高速并行處理機(jī)),,以滿足高速,、實(shí)時(shí)的需要。目前,,隨著高性能通用DSP的迅猛發(fā)展并結(jié)合并行性能優(yōu)越的Systolic陣,,采用通用DSP實(shí)現(xiàn)自適應(yīng)波束形成已成為一種趨勢(shì)。
本文描述了一種基于多片TS101S的并行處理自適應(yīng)波束形成系統(tǒng),,討論了系統(tǒng)的算法,、結(jié)構(gòu),給出了實(shí)驗(yàn)結(jié)果,。
1 IQRD-SMI自適應(yīng)波束形成算法
1.1 算法原理
自適應(yīng)陣處理系統(tǒng)" title="處理系統(tǒng)">處理系統(tǒng)(M陣元的均勻線陣),,結(jié)構(gòu)如圖1所示。其中中虛線框內(nèi)為自適應(yīng)波束形成系統(tǒng),也是本文研究的部分,。設(shè)Xn為n次采樣得到的n×M維輸入數(shù)據(jù)矩陣,,即Xn=[xT(1),xT(2),,L,,xT(n)]T。其中:xT(i)=[x1(i) x2(i) ∧ xM(i)],,i=1,,2,……∧ n,,表示在第i次快拍時(shí)各陣元上的數(shù)據(jù),。為了提高算法的并行性能,采用數(shù)據(jù)域ADBF算法,,其典型代表是QR分解SMI(QRD-SMI)算法[1~3],。該算法避免了直接利用協(xié)方差矩陣Rxx求解線性方程,而是將Rxx分解,,并利用Givens旋轉(zhuǎn)實(shí)現(xiàn)數(shù)據(jù)矩陣的QR分解,,最終將自適應(yīng)權(quán)矢量w的求解問題轉(zhuǎn)化為如下三角線性方程組的求解問題。
1.2 Systolic陣結(jié)構(gòu)
圖2為IQRD-SMI算法的Systolic陣結(jié)構(gòu)(以三陣元為例),,所有的并行處理系統(tǒng)可視為以處理器為節(jié)點(diǎn)的網(wǎng)絡(luò),。設(shè)計(jì)并行處理系統(tǒng)時(shí)必須考慮許多問題,其中處理器系統(tǒng)的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)及節(jié)點(diǎn)處理器的選擇和設(shè)計(jì)最為重要,。良好的專用并行處理系統(tǒng)應(yīng)該具有模塊化,、流水處理、局域性等特點(diǎn),。圖2所示結(jié)構(gòu)可以很好地滿足實(shí)時(shí)/并行處理的要求,。
該Systolic陣包含四種處理器單元。下三角矩陣B(即===)部分的bij單元儲(chǔ)存并更新====的各元素,;中間向量z(n)中各zi單元用以產(chǎn)生系統(tǒng)進(jìn)行Givens旋轉(zhuǎn)更新所需的旋轉(zhuǎn)因子,;中間向量v中各vi單元完成對(duì)vi的儲(chǔ)存和更新;最后,,wi單元完成權(quán)向量的更新和輸出,。可以看到,,該算法及其Systolic陣避免了QR分解SMI算法需要的前后向回代過程,,整個(gè)Systolic陣系統(tǒng)能高效并行地完成權(quán)向量的更新和提取,可以滿足實(shí)際雷達(dá)自適應(yīng)波束形成系統(tǒng)對(duì)實(shí)時(shí)性的要求,。
為了減少處理器數(shù)目,,通常采用線性陣列結(jié)構(gòu),,把實(shí)際算法所采用的非線性陣映射為線性陣。本文所采用的映射方式如圖3所示,。此映射方式有以下優(yōu)點(diǎn):處理器單元(PE)數(shù)大大減少,;數(shù)據(jù)傳遞關(guān)系簡(jiǎn)單,數(shù)據(jù)均從第一個(gè)PE節(jié)點(diǎn)流入,,內(nèi)部PE節(jié)點(diǎn)與外界無輸入輸出關(guān)系,,單向流動(dòng),在最后一個(gè)PE節(jié)點(diǎn)以流水方式輸出,;每一個(gè)節(jié)點(diǎn)只與相鄰的節(jié)點(diǎn)有數(shù)據(jù)交換。該種映射方式能方便地安排輸入/輸出接口,、數(shù)據(jù)流和控制流,,也有利于系統(tǒng)的擴(kuò)展和重構(gòu)。
2 多片TS101S實(shí)現(xiàn)方案
ADSP-TS101S是ADI公司于2001年底推出的新一代高性能數(shù)字信號(hào)處理器,,主頻300MHz,,片內(nèi)存儲(chǔ)器6Mbit。它是由ADSP-2106x/2116x系列發(fā)展起來的一款極高性能的靜態(tài)超標(biāo)量處理器,,專為大的信號(hào)處理任務(wù)和通信結(jié)構(gòu)進(jìn)行了優(yōu)化,。TS101S靜態(tài)超標(biāo)量結(jié)構(gòu)使DSP每周期能夠執(zhí)行多達(dá)4條指令、24個(gè)16位定點(diǎn)運(yùn)算和6個(gè)浮點(diǎn)運(yùn)算,。其優(yōu)越的運(yùn)算處理性能使得采用通用DSP實(shí)時(shí)地實(shí)現(xiàn)ADBF成為可能,。
筆者研制的含有4片TS101S的多處理器實(shí)驗(yàn)系統(tǒng)如圖4。系統(tǒng)為鏈路口耦合流水線方式多處理器系統(tǒng),,因?yàn)門S101S鏈路口傳輸數(shù)據(jù)率與外部總線相當(dāng),,同時(shí)鏈路口耦合方式具有片間通信簡(jiǎn)單、能實(shí)現(xiàn)無縫連接,、各DSP程序可以獨(dú)立設(shè)計(jì),、PCB板設(shè)計(jì)容易等優(yōu)點(diǎn)。片間數(shù)據(jù)傳送采用鏈路口鏈?zhǔn)紻MA方式,,鏈?zhǔn)紻MA在完成一次DMA傳輸后,,能自動(dòng)對(duì)DMA參數(shù)寄存器載入新值,實(shí)現(xiàn)自動(dòng)初始化(無需處理器核干預(yù)),,開始下一次傳輸,。片間通信采用鏈?zhǔn)紻MA中斷方式,中斷在整個(gè)鏈序列結(jié)束后產(chǎn)生,。板上還接一32MB的SDRAM和4Mbit的Flash,,它們都掛接在各DSP的外部總線上。四片DSP的JTAG口連在一起通過仿真器與計(jì)算機(jī)通信,,ADBF模擬用的數(shù)據(jù),、系數(shù)因子及DSP程序利用仿真器(系統(tǒng)采用ADI公司的ADDS-HPPCI-ICE仿真器)通過JTAG口下載到各DSP上,。處理數(shù)據(jù)的流向依次為:DSPA→DSPB→DSPC→DSPD,最后在DSPD完成波束形成,,在任務(wù)分配上應(yīng)注意各DSP均勻分配,。軟件平臺(tái)使用VisualDSP++3.5。
并行處理機(jī)的基本性能取決于組成并行處理機(jī)的要素:處理單元,、并行處理機(jī)網(wǎng)絡(luò)結(jié)構(gòu),、并行算法程序和任務(wù)分配方法。實(shí)驗(yàn)方案對(duì)上述要素均有較好的把握,。
3 實(shí)驗(yàn)結(jié)果
實(shí)驗(yàn)?zāi)P蜑椋?陣元,,均勻線陣(ULA),陣元間距為λ/2,。為了測(cè)試算法和DSP實(shí)現(xiàn)系統(tǒng)方案的性能,,按照采樣數(shù)滿足基本數(shù)2M(16次)的條件分析系統(tǒng)對(duì)單干擾和雙干擾的實(shí)驗(yàn)性能。當(dāng)采樣數(shù)增大時(shí),,使得協(xié)方差矩陣的估計(jì)越充分,,干擾抑制深度進(jìn)一步加深,并且旁瓣性能逐步改善,。為了改善波束旁瓣性能,,均采用了對(duì)角加載" title="加載">加載技術(shù)(實(shí)驗(yàn)過程未采用操縱矢量加窗)。本文做了大量的實(shí)驗(yàn),,實(shí)驗(yàn)結(jié)果與計(jì)算機(jī)仿真一致,。
圖5為單干擾源實(shí)驗(yàn)結(jié)果。自適應(yīng)陣的瞄準(zhǔn)方向?yàn)?0°,,信號(hào)噪聲比(SNR)為20dB,;干擾噪聲比(INR)為40dB,到來角為0°,。30dB加載,。可以看到處理系統(tǒng)在干擾方向產(chǎn)生了相當(dāng)深的零點(diǎn),,其零深約為-60dB,。
圖6為雙干擾源實(shí)驗(yàn)結(jié)果。自適應(yīng)陣的瞄準(zhǔn)方向?yàn)?0°,,信號(hào)噪聲比(SNR)為30dB,;干擾1:干擾噪聲比為80dB(強(qiáng)干擾),到來角為0°,;干擾2:干擾噪聲比為20dB(弱干擾),,到來角為-20°。60dB加載,??梢钥吹教幚硐到y(tǒng)在兩個(gè)干擾方向均產(chǎn)生了相當(dāng)深的零點(diǎn),,一個(gè)零深約為-70dB(對(duì)強(qiáng)干擾),另一個(gè)約為-30dB(對(duì)弱干擾),。其中對(duì)弱干擾的抑制沒有強(qiáng)干擾的明顯,,原因在于對(duì)角加載的影響。理論證明:對(duì)角加載在改善波束旁瓣性能的同時(shí),,對(duì)弱干擾的抑制有所降低,,在加載時(shí)加載值應(yīng)合理選擇。
對(duì)于雙干擾,,實(shí)際測(cè)得系統(tǒng)的響應(yīng)時(shí)間為10ms,。這只是采用四片TS101S并行處理的結(jié)果,如果采用更多片TS101S,,則響應(yīng)時(shí)間會(huì)更短,。這對(duì)于大多數(shù)實(shí)際雷達(dá)干擾環(huán)境來說,可以保證干擾抑制系統(tǒng)的實(shí)時(shí)性,。
為了實(shí)時(shí)地完成自適應(yīng)波束形成,必須采用并行性能優(yōu)越的自適應(yīng)波束形成算法和高性能的處理器及多處理器并行處理技術(shù),。本文給出了一種并行性能較好的數(shù)據(jù)域自適應(yīng)波束形成算法——MQRD-SMI算法,,研究了算法原理,并重點(diǎn)討論了其Systolic陣結(jié)構(gòu)及該算法基于多TS101S的并行實(shí)現(xiàn)方案,,獲得了較滿意的實(shí)驗(yàn)結(jié)果,。采用更多片以及更高性能的DSP進(jìn)行并行處理,可獲得更高的速度,,本文的設(shè)計(jì)思路仍然適用,。
參考文獻(xiàn)
1 龔耀寰.自適應(yīng)濾波——時(shí)域自適應(yīng)濾波和智能天線.北京:電子工業(yè)出版社,2003
2 Teitelbaum K.A.Flexible processor for a digital adaptive array radar.IEEE Trans Systems Magazine,,May 1991,,AES:18~22
3 Rader C M.VLSI Systolic arrays for adaptive nulling.IEEE Singal Processing Magazine,1996
4 Analog Devices Inc.ADSP-TS101 TigerSHARC Processor Hardware Reference.USA,,2004
5 劉書明,,蘇 濤,羅軍輝.TigerSHARC DSP 應(yīng)用系統(tǒng)設(shè)計(jì).北京:電子工業(yè)出版社,,2004