引言

顯示系統(tǒng)在工業(yè)、農(nóng)業(yè)及日常生活中扮演著越來越重要的角色,，因此,，對(duì)其進(jìn)行設(shè)計(jì)與研究具有十分重要的意義。

CPLD" title="CPLD">CPLD" target="_blank">CPLD(Complex Programmable Logic Device,；復(fù)雜可編程邏輯器件)具有編程靈活,、集成度高、設(shè)計(jì)開發(fā)周期短,、適用范圍寬,、開發(fā)工具先進(jìn)等優(yōu)點(diǎn)，用戶可根據(jù)自身需要構(gòu)造數(shù)字集成電路,。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺(tái),，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件,，通過下載電纜將代碼傳送到目標(biāo)芯片中,，從而實(shí)現(xiàn)數(shù)字系統(tǒng)。CPLD的應(yīng)用目前已深入網(wǎng)絡(luò),、儀器儀表,、汽車電子、數(shù)控機(jī)床,、航天測(cè)控設(shè)備等領(lǐng)域,，其設(shè)計(jì)及應(yīng)用成為電子工程師必備的一項(xiàng)技能。

系統(tǒng)總體設(shè)計(jì)方案

XC95144XL是5ns引腳延遲,、系統(tǒng)頻率高達(dá)178MHz,、144個(gè)宏單元、3200個(gè)可用邏輯門單元的可編程邏輯器件,。本設(shè)計(jì)采用XC95144XL作為數(shù)據(jù)傳輸與控制核心模塊,，接受來自TMS320C6416T的視頻數(shù)據(jù)，并采用兩片IS61WV51216ALL組成緩存,，以達(dá)到實(shí)時(shí)輸入輸出數(shù)據(jù)的效果,。本部分實(shí)現(xiàn)框圖如圖1所示。
 

系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)硬件設(shè)計(jì)主要包括：TMS320C6416T與VGA" title="VGA">VGA顯示系統(tǒng)的接口設(shè)計(jì),；2片IS61WV51216ALL SRAM組成的緩存模塊,；視頻DAC模塊。

TMS320C6416T與VGA顯示系統(tǒng)的接口設(shè)計(jì)

來自4片TMS320C6416T的圖像處理機(jī)的EMIFB口連接在一起,，并通過CPLD的仲裁,，使能哪一塊圖像處理機(jī)輸出數(shù)據(jù)至VGA顯示系統(tǒng)。

采用C6416T的EMIFB口輸出處理結(jié)果,，當(dāng)1片C6416T要求輸出數(shù)據(jù)時(shí),，C6416T要通過GP01向CPLD發(fā)送輸出數(shù)據(jù)請(qǐng)求，CPLD根據(jù)內(nèi)部邏輯確定是否允許C6416T請(qǐng)求,。內(nèi)部邏輯準(zhǔn)則如下：

各個(gè)DSP的輸出數(shù)據(jù)請(qǐng)求優(yōu)先級(jí)別相等,，請(qǐng)求信號(hào)先到者先被允許，后到者不能中斷正在響應(yīng)的請(qǐng)求,。對(duì)于同時(shí)到來的請(qǐng)求,，CPLD響應(yīng)先接收到原始視頻信號(hào)的C6416T。
當(dāng)CPLD響應(yīng)一個(gè)C6416T的輸出數(shù)據(jù)請(qǐng)求時(shí),，CPLD向C6416T的BHOLD#信號(hào)發(fā)送響應(yīng)信號(hào)（對(duì)EMIFB的保持請(qǐng)求輸入信號(hào)）,。此時(shí)，數(shù)據(jù)開始輸出,。
2片IS61WV51216ALL SRAM組成的緩存模塊

2片XC95144XL各自連接1片IS61WV51216ALL組成的圖像緩存模塊,。

實(shí)時(shí)顯示控制：由CPLD對(duì)各個(gè)6416T圖像處理機(jī)數(shù)據(jù)輸出接口（EMIFB）總線進(jìn)行總線仲裁,，實(shí)現(xiàn)各個(gè)6416T圖像處理機(jī)的圖像數(shù)據(jù)分時(shí)輸出。由于VGA的刷新頻率大于輸入信號(hào)的頻率,，因此采用兩片SRAM“乒乓存取”工作方式,，組成了圖像數(shù)據(jù)緩沖區(qū)，每片SRAM存放一幀圖像,，由CPLD控制其乒乓讀寫切換以達(dá)到實(shí)時(shí)顯示效果。數(shù)據(jù)緩存電路框圖如圖2所示,。
 

采用一組SRAM作為顯存,，可以簡(jiǎn)化系統(tǒng)設(shè)計(jì)、降低成本,。這時(shí)可以考慮利用行時(shí)序和幀時(shí)序中SRAM總線空閑的時(shí)序段,，在不關(guān)閉圖像顯示的情況下實(shí)現(xiàn)顯存SRAM的數(shù)據(jù)更新。該方法的更新率與數(shù)據(jù)寫速度密切相關(guān),，顯存的寫數(shù)據(jù)速度越快,，該方法的更新率就越高。

視頻DAC模塊

ADV7123是一個(gè)三路10位輸入的高速視頻DAC,，具有330MHz的最大采樣速度,，與多種高精度的顯示系統(tǒng)兼容，包括RS-343A和RS-170,，可以廣泛應(yīng)用于如HDTV,、數(shù)字視頻系統(tǒng)(1600*1200 @100Hz)、高分辨率的彩色圖片圖像處理,、視頻信號(hào)再現(xiàn)等,，因此能夠滿足多方面應(yīng)用需求。視頻DAC（ADV7123）工作原理如圖3所示,。
 

CPLD提供Hsync(行),、Vsync(場(chǎng))同步信號(hào)，直接接入15針的VGA顯示接口連接器,。在點(diǎn)時(shí)鐘脈沖pixel clock的作用下將3路10位的RGB信號(hào)送入數(shù)據(jù)寄存器,，而后送到3個(gè)DAC模塊，復(fù)合消隱信號(hào)和復(fù)合同步信號(hào)加到紅,、綠,、藍(lán)模擬信號(hào)送到輸出端。
系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件設(shè)計(jì)是本文的重點(diǎn),，主要包括三部分內(nèi)容：SRAM讀寫狀態(tài)機(jī)的設(shè)計(jì),、CPLD與SRAM的緩沖模塊通信以及VGA時(shí)序設(shè)計(jì)。

SRAM讀寫狀態(tài)機(jī)的設(shè)計(jì)

以6416為核心的圖象處理機(jī)通過外部存儲(chǔ)器接口向外傳送數(shù)據(jù),，連接到后端的顯示系統(tǒng),；但SRAM需要嚴(yán)格的通信時(shí)序確保數(shù)據(jù)的完整性,，此處在CPLD內(nèi)部通過狀態(tài)機(jī)構(gòu)造SRAM的讀時(shí)序和寫時(shí)序，確保了6416能夠和SRAM正常通信,，也確保緩沖模塊的正常運(yùn)行,。讀寫SRAM的時(shí)序圖如圖4和圖5所示。