《電子技術(shù)應用》
您所在的位置:首頁 > 模擬設計 > 解決方案 > 如何利用1ppm DAC簡化精密儀器儀表設計

如何利用1ppm DAC簡化精密儀器儀表設計

2011-09-16
作者:Maurice Egan

  為了提高儀器儀表系統(tǒng)的精度,,數(shù)模轉(zhuǎn)換器的性能已經(jīng)突破16位,,而以前必須采用笨重、昂貴,、慢速的Kelvin-Varley分壓器才能達到這一性能水平,。

  然而,隨著時間的推移,,市場和技術(shù)不斷發(fā)展,,關(guān)于精密數(shù)模轉(zhuǎn)換器的定義也已發(fā)生變化。半導體處理技術(shù),、DAC設計和校準技術(shù)的發(fā)展使高線性度數(shù)模轉(zhuǎn)換器成為可能,。這種轉(zhuǎn)換器不僅穩(wěn)定性好、建立時間短,,而且能提供優(yōu)于1ppm的20位性能,。這類小型IC保證性能規(guī)格,無需校準且簡單易用,。

  1ppm DAC的應用范圍覆蓋從醫(yī)療MRI系統(tǒng)中的梯度線圈控制到質(zhì)譜測定,、測試和測量應用中的精密源和定位。

  性能指標

  圖1所示電路提供1ppm性能,,其關(guān)鍵技術(shù)指標是積分非線性度,、微分非線性度和0.1Hz至10Hz峰峰值噪聲。

 

  圖1中,,U1是一個具有1ppm線性度指標的20位DAC,。U2是一個精密雙通道放大器,用作DAC基準電壓輸入的驅(qū)動-檢測緩沖器,。U3是一個精密輸出緩沖器,,用于驅(qū)動負載,其關(guān)鍵要求與基準電壓緩沖器相似,,其中包括低噪聲,、低失調(diào)電壓、低漂移和低輸入偏置電流。

  雖然有1ppm以下的精密元件可供使用,,但構(gòu)建1ppm系統(tǒng)并非易事,,不可等閑視之。1ppm精度電路中的主要誤差源為噪聲,、溫度漂移和熱電電壓,。

  *噪聲

  為實現(xiàn)真正的1ppm系統(tǒng),必須將噪聲降至最低水平,。U1的噪聲頻譜密度為7.5 nV/vHz,。U2和U3的額定噪聲密度為2.8 nV/vHz,遠遠低于DAC的噪聲貢獻,。

  寬帶噪聲可以通過濾波消除,,但0.1Hz至10Hz范圍內(nèi)的低頻噪聲(1/f)卻無法濾除。要盡量降低這一噪聲,,最有效的方法在于器件優(yōu)化和選擇,。U1在0.1Hz至10Hz帶寬下產(chǎn)生0.6μVp-p噪聲,遠低于1LSB(對于±10V輸出,,1LSB = 19μV),。系統(tǒng)中1/f噪聲的設計目標值應為0.1LSB或2µV左右。信號鏈中的三個放大器在電路輸出端總共產(chǎn)生大約0.2μVp-p的噪聲,。加上U1的0.6μVp-p噪聲,,預計總1/f噪聲為0.8μVp-p。

  *溫度漂移

  溫度漂移是精密電路中的另一個主要誤差源,。U1的溫度系數(shù)為0.05ppm/°C,。U2的漂移系數(shù)為0.6µV/°C,即總體會向電路中引入0.03ppm/°C的漂移,。同時U3再貢獻0.03ppm/°C的輸出漂移,,這樣三者相加后為0.11 ppm/°C。對于調(diào)節(jié)和增益電路,,建議使用低漂移,、熱匹配電阻網(wǎng)絡,如Vishay的300144Z和300145Z,。

  *熱電電壓

  熱電電壓是塞貝克(Seebeck)效應的結(jié)果:異質(zhì)金屬結(jié)面處會產(chǎn)生與溫度相關(guān)的電壓,。所產(chǎn)生的電壓在0.2µV/°C(銅-銅結(jié)面)至1mV/°C(銅-銅氧化物結(jié)面)之間。

  熱電電壓表現(xiàn)為與1/f噪聲相似的低頻漂移,。使所有連接保持整潔,,消除氧化物,并且屏蔽電路使其不受氣流影響,,可以大幅降低熱電電壓,。圖4顯示了開放式電路與屏蔽式電路在電壓漂移上的差異,。

  長期穩(wěn)定性

  精密模擬IC雖然很穩(wěn)定,,但確實會發(fā)生長期老化變化,。DAC的長期穩(wěn)定性一般好于0.1ppm/1000小時,但老化不具累積性質(zhì),,而是遵循平方根規(guī)則,。若某個器件的老化速度為1ppm/1000小時,則2000小時老化√2ppm,,3000小時老化√3ppm,,依此類推。一般地,,溫度每降低25°C,,時間就會延長10倍;因此,當工作溫度為100°C時,,在10000小時的期間(約60星期),,預計老化為0.1ppm。以此類推,,在10年期間,,預計老化為0.32ppm。

  電路構(gòu)建和布局

  在注重精度的電路中,,精心考慮電源和接地回路布局有助于確保達到額定性能,。在設計PCB時,應采用模擬部分與數(shù)字部分相分離的設計,,并限制在電路板的不同區(qū)域內(nèi),。

  必須采用足夠大(10µF)的電源旁路電容,與每個電源上的0.1µF電容并聯(lián),,并且盡可能靠近封裝,。這些電容應具有低等效串聯(lián)電阻和低等效串聯(lián)電感。各電源線路上若串聯(lián)一個鐵氧體磁珠,,則可進一步降低通過器件的高頻噪聲,。

  電源線路應采用盡可能寬的走線,以提供低阻抗路徑,,并減小電源線路上的毛刺噪聲影響,。時鐘等快速開關(guān)信號應利用數(shù)字地屏蔽起來,以免向電路板上的其它器件輻射噪聲,,并且絕不應靠近基準輸入或位于封裝之下,。避免數(shù)字信號與模擬信號交叉,且它們在電路板相反兩側(cè)上的走線應彼此垂直,,以減小電路板的饋通影響,。

  圖2

 

  構(gòu)建1ppm模數(shù)轉(zhuǎn)換解決方案

  一種典型的現(xiàn)代1ppm模數(shù)轉(zhuǎn)換解決方案由兩個16位數(shù)模轉(zhuǎn)換器構(gòu)成——一個主DAC和一個輔助DAC,。其輸出經(jīng)縮放和組合后產(chǎn)生更高的分辨率。主DAC輸出與經(jīng)衰減的輔助DAC輸出相加,,使輔助DAC填補主DAC LSB步長之間的分辨率間隙,。

  組合后的輸出需要具備單調(diào)性,但線性度無需極高,,因為高性能是通過精密模數(shù)轉(zhuǎn)換器的恒定電壓反饋取得的,,該轉(zhuǎn)換器會校正固有的元件誤差。因此,,電路精度受ADC的限制而不受限于DAC,。然而,由于要求恒定電壓反饋以及不可避免的環(huán)路延遲,,這種解決方案速度較慢,,建立時間可能長達數(shù)秒。

  盡管這種電路能夠取得1ppm的精度,,但設計難度較大,,很可能需要重復設計多次,而且需要通過軟件引擎和精密ADC來實現(xiàn)目標精度,。為了保證1ppm的精度,,ADC還需進行校準,因為目前市場上還沒有保證1ppm線性度的ADC,。此處所示框圖只是概念的展示,,真實的電路要復雜得多,涉及多個增益,、衰減和求和級,,并包括許多元件。

  同時還需要數(shù)字電路,,以方便DAC與ADC之間的接口,,更不用說用于誤差校正的軟件了。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章,、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,,以便迅速采取適當措施,,避免給雙方造成不必要的經(jīng)濟損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。