粉嫩av一区二区三区亚洲av色香蕉一区二区蜜桃|日韩中文字幕第一页中文字幕无卡顿|亚洲中文字幕久久私人影院中文字幕av一区二区三区蜜桃|国产精品成人一区二区艾草|国产精品午夜福利视频|午夜av一级高清内射|最新中文字幕一区|91日韩中文字幕|国产精品毛片久久久久|久久99久久99精品中文字幕,91啪精品对白刺激国产在线,91色国产精品,国产aⅴ爽av久久久久电影

邏輯信號(hào)的長(zhǎng)延時(shí)電路

2016-07-05 15:37
邏輯信號(hào)的長(zhǎng)延時(shí)電路 如果想要使串行輸入邏輯信號(hào)Vt延時(shí)輸出，則可以采用如圖所示的電路。此電路采用一片RAM和一片二進(jìn)制計(jì)數(shù)器，二者采用同一時(shí)鐘信號(hào)CP。在時(shí)鐘信號(hào)前半周期內(nèi)，計(jì)數(shù)器內(nèi)容加1，其輸出作為讀出數(shù)據(jù)的地址。在時(shí)鐘信號(hào)后半周期內(nèi)，新的輸入內(nèi)容Vf寫入到同一單元，此信號(hào)須經(jīng)過td=2n 1Tcp時(shí)間才被讀出，此處Tcp為時(shí)鐘信號(hào)周期。