摘要：嵌入式" title="嵌入式">嵌入式非易失性存儲(chǔ)器" title="非易失性存儲(chǔ)器">非易失性存儲(chǔ)器以其同時(shí)具備數(shù)據(jù)可更改性及掉電保存性而已被越來越廣泛的應(yīng)用于SoC" title="SoC">SoC物理設(shè)計(jì)。文中結(jié)合一款電力網(wǎng)控制芯片R36的實(shí)際設(shè)計(jì)案例，分析了該器件的應(yīng)用特點(diǎn),，并從用途、性能,、容量選擇等方面說明了通過非易失性存儲(chǔ)器對(duì)降低芯片成本,、提高速度及可靠性應(yīng)用方法。
關(guān)鍵詞：非易失性存儲(chǔ)器,；電可擦除只讀存儲(chǔ)器,；閃存；片上系統(tǒng)
0 引言
非易失性存儲(chǔ)器是指在系統(tǒng)關(guān)閉或無電源供應(yīng)時(shí)仍能保持?jǐn)?shù)據(jù)信息的存儲(chǔ)器,，常見的有EPROM,、EEPROM、Flash-EEPROM等,。由于其同時(shí)具備數(shù)據(jù)更改性及數(shù)據(jù)保存性，NVM在系統(tǒng)設(shè)計(jì)中被大量應(yīng)用于數(shù)據(jù)及程序的存儲(chǔ)，并逐步替代部分有斷電保存需要的RAM,，甚至取代部分硬盤功能,，如固態(tài)硬盤(SSD)。傳統(tǒng)的系統(tǒng)解決方案采用外掛片外NVM芯片,，這種方法會(huì)使系統(tǒng)復(fù)雜度提高,。而隨著嵌入式NVM技術(shù)的發(fā)展，將NVM與系統(tǒng)其它電路集成在同一塊芯片中,，已成為SoC系統(tǒng)設(shè)計(jì)的新趨勢(shì),。相對(duì)于傳統(tǒng)的片外NVM方案，嵌入式NVM具有更高的數(shù)據(jù)交換速度和更高的可靠性,。然而,，在SoC芯片的物理設(shè)計(jì)中，嵌入式NVM也面臨工藝兼容,、功耗及成本控制等新的問題,。為此，本文以一款電力網(wǎng)控制芯片R36的物理設(shè)計(jì)為例,，討論了嵌入式NVM在實(shí)際應(yīng)用中需要注意的問題,，并給出了解決方案。
1 嵌入式NVM簡(jiǎn)介
1．1 嵌入式NVM的工作原理
大部分NVM的工作原理都是以基本的EEPROM為存儲(chǔ)單元,。與普通MOS管相比,，EEPROM存儲(chǔ)單元多了一層多晶硅浮柵，圖1所示是EEPROM的存儲(chǔ)單元結(jié)構(gòu),，該存儲(chǔ)單元的基本操作為擦1,、寫0及讀取。擦1時(shí),，Vcg為12 V,，Vd為6 V，漏柵之間的電場(chǎng)使漏端電子穿越氧化層勢(shì)壘而到達(dá)浮柵并存儲(chǔ),，該過程稱為熱電子注入,，這樣，即使Vcg高壓除去后,，浮柵上的電荷也能保存很長(zhǎng)時(shí)間,；寫0時(shí)，Vcg為-12 V,，Vd為6 V,，漏柵之間的電場(chǎng)給浮柵上的電子提供釋放到P-sub的通路，稱為FN隧道效應(yīng),，此后,，浮柵電荷被釋放,。
嵌入式NVM首先要解決的問題就是與芯片其它電路工藝(logic)的兼容。依據(jù)芯片中NVM所占面積的比重,，嵌入式NVM通常有兩種兼容方案,。一是當(dāng)NVM比重大于其它邏輯時(shí)，把logic工藝映射成NVM工藝,，這是最方便的做法,；二是當(dāng)NVM容量較小(<32 Mbits)時(shí)，為了節(jié)約產(chǎn)品開發(fā)時(shí)間,，通常把NVM做成可復(fù)用的IP,，然后映射成logic工藝,。
1．2 常見的嵌入式NVM
目前常見的嵌入式NVM有EEPROM和flashEEPROM(簡(jiǎn)稱flash)兩大類,，EEPROM每個(gè)存儲(chǔ)單元都配有一個(gè)門控開關(guān)，故可實(shí)現(xiàn)單元獨(dú)立擦操作,；而flash存儲(chǔ)單元沒有獨(dú)立的門控開關(guān),，通常以page為單位進(jìn)行擦操作，因此,，相同容量的EEPROM面積會(huì)大于flash,，但單個(gè)單元擦寫時(shí)間則小于flash，且擦寫時(shí)不影響其他單元的狀態(tài),，同時(shí),，使用壽命較flash有很大的優(yōu)勢(shì)。常見的flash也因其架構(gòu)不同,，可分為NORflash和NANDflash兩類,，NAND flash架構(gòu)更為緊湊，成本／容量比更優(yōu),，但目前嵌入式技術(shù)相對(duì)沒有NOR成熟,。
1．3 嵌入式NVM的選擇
選擇嵌入式NVM是一個(gè)綜合衡量成本、功耗及性能的過程,。因?yàn)榍度胧絅VM通常會(huì)增加工藝步驟,，使芯片制造的一次性成本和持續(xù)性成本都增加，同時(shí),，NVM的測(cè)試時(shí)間遠(yuǎn)大于芯片中的普通SRAM和ROM,，因而增加了芯片的測(cè)試費(fèi)用。因此,，在選擇NVM時(shí),，要從系統(tǒng)角度考慮以下幾方面因素：
(1) NVM的用途。程序存儲(chǔ)通常選用EEPROM或NOR flash,，數(shù)據(jù)存儲(chǔ)通常選用NANDflash,；
(2) NVM容量,。容量和面積、成本息息相關(guān),，小容量的NVM可以采用單位面積大但工藝更簡(jiǎn)單的特殊單層多晶工藝,，而大容量的NVM則應(yīng)采用面積緊湊的通用雙層多晶工藝；
(3) NVM性能,。通常需要考慮NVM的擦寫時(shí)間、工作溫度等參數(shù),；
(4)NVM的可靠性,。可靠性主要有兩個(gè)指標(biāo),，即數(shù)據(jù)保存時(shí)間和數(shù)據(jù)擦寫次數(shù),，若要較高的擦寫次數(shù)，則EEPROM要優(yōu)于flash,。
2 嵌入式EEPROM
2．1 R36電力網(wǎng)遠(yuǎn)程抄表芯片簡(jiǎn)介
R36電力網(wǎng)遠(yuǎn)程抄表芯片是集成了模擬接口,、m8051處理器、SRAM,、ROM及EEPROM的SoC,，其前身為外掛片外flash芯片的R35芯片，R36采用多晶片封裝(Multi Chip Package,，MCP),，這種封裝方案增加了芯片的制造成本，同時(shí)增加了系統(tǒng)的復(fù)雜程度,，而且也降低系統(tǒng)的可靠性,。而采用嵌入式EEPROM設(shè)計(jì)的R36將所有器件集成在一片芯片中，則使用普通封裝即可,，因而避免了上述問題,。
R36采用SMIC 0．18μm EEPROM工藝，主要用來存儲(chǔ)程序,，故可依據(jù)需要選擇SMIC 32KB及1KB的EEPROM IP各一個(gè),。該芯片已于2010年3月成功流片。
2．2 工藝映射
與普通logic工藝相比,，SMIC EEPROM工藝需要多加9層掩膜和10次光刻,，主要增加POLYl和ONO層，且其POLY2層與logic的POLY層在同一平面上,，因此,，在物理版圖設(shè)計(jì)過程中，需要將EEPROM的POLY2層映射為POLY層,，設(shè)計(jì)時(shí)可用通用的logic流程進(jìn)行布局布線,，并在生成最終GDSⅡ時(shí),，再將POLY層映射回POLY2，這樣即可按EEPROM工藝流片,。
2．3 布局布線
在芯片的布局階段,，需要仔細(xì)考慮EEPROM芯片的擺放位置。除了遵循一般嵌入式存儲(chǔ)器擺放規(guī)則(盡量遠(yuǎn)離模擬模塊)外,，還需注意將EEPROM與其他電路之間留出足夠隔離的空間(>5um),，以防止噪聲干擾；同時(shí),，所有EEPROM的擺放方向必須一致,。在布線階段，要給EEPROM提供充足的工作電源及穩(wěn)定的參考電壓,，并禁止在EEPROM上層繞線以防噪聲,。圖2所示是最終的芯片版圖。
3 結(jié)束語
嵌入式NVM以其數(shù)據(jù)可更改,、掉電可保持,、工藝可兼容等特點(diǎn)，已被越來越廣泛地用于SoC物理設(shè)計(jì)中,。相對(duì)于片外NVM方案,，采用嵌入式NVM可以提高系統(tǒng)的穩(wěn)定性及速度。然而,，在設(shè)計(jì)過程中,，都需要注意從用途、性能,、容量及可靠性角度選擇合適的嵌入式NVM解決方案,，這樣才能最終達(dá)到提高芯片性能、降低芯片成本的目的,。本文給出了一個(gè)采用嵌入式EEPROM的電力網(wǎng)控制芯片R36的設(shè)計(jì)實(shí)例,，同時(shí)分析了物理設(shè)計(jì)過程中需要注意的問題。結(jié)果證明,，最終流片的芯片R36較采用片外flash的R35來說,，成本降低不少，達(dá)到了設(shè)計(jì)目標(biāo),。隨著嵌入式NVM技術(shù)的持續(xù)發(fā)展,，這款芯片也將采用更先進(jìn)的NVM，并不斷改進(jìn)升級(jí),，以進(jìn)一步提高性能,、降低成本。