引言

　　SPI4.2總線（System Packet Interface,，系統(tǒng)間數(shù)據(jù)包接口）是一種速度高達(dá)10 Gb/s的芯片間互連總線，主要應(yīng)用于ATM信元傳輸,、POS（Packet Over SONET/SDH,，基于SONET/SDH的包傳輸）和10 Gb/s以太網(wǎng)等高端場合。特別在通信領(lǐng)域,，很多高端處理器和網(wǎng)絡(luò)處理器,如Intel公司的IXP2800,、Cavium公司的多內(nèi)核處理器CN58xx系列、NetLogic公司的XLR732,、BrOAdcom的BCM1480,，幾乎都集成了SPI4.2接口，以提高芯片的吞吐能力,，適應(yīng)通信產(chǎn)業(yè)朝著LTE（長期演進(jìn)）發(fā)展的需求,。還有眾多的物理層芯片，例如Cortina公司的CS1331,，可以將SPI4.2總線轉(zhuǎn)換成8個千兆以太網(wǎng)接口,。SPI4.2總線之所以被眾多的高端芯片所采用，與其高速,、靈活,、可靠的特性是密不可分的。

　　1  SPI4.2總線基本原理

　　SPI4.2總線是一種芯片間的互連總線,，連接芯片的鏈路層和物理層模塊,。其工作時鐘是源同步雙邊沿觸發(fā)時鐘，至少為311 MHz,。圖1是使用SPI4.2總線連接兩個芯片的示意圖,。可見，SPI4.2總線的信號在發(fā)送和接收方向完全對稱而又互相獨立,，數(shù)據(jù)鏈路和狀態(tài)鏈路分開,，并且其時鐘也是完全分開的。因此,，該總線不僅適合于雙向通道,，而且適合于只收不發(fā)或者只發(fā)不收的單向通道。

圖1  SPI4.2連接示意圖

　　SPI4.2總線具有以下特點：

　?、?點對點互連,，收發(fā)數(shù)據(jù)鏈路寬度為16位。

　?、?發(fā)送和接收模塊的信號各分為兩組,，即數(shù)據(jù)信號和狀態(tài)信號，分別對應(yīng)數(shù)據(jù)鏈路和狀態(tài)鏈路,，每個鏈路具有自己的時鐘,。數(shù)據(jù)鏈路發(fā)送和接收數(shù)據(jù)，狀態(tài)鏈路傳輸相應(yīng)鏈路的狀態(tài)信息,。

　?、?數(shù)據(jù)鏈路包含DCLK、DAT[15:0]和CTL三種LVDS（低壓差分傳輸）信號,。前面加“T”表示信號屬于發(fā)送模塊,，加“R”表示信號屬于接收模塊。以發(fā)送模塊為例,，TDCLK是雙邊沿觸發(fā)時鐘,，TCTL是控制信號，TDAT[15:0]承載了數(shù)據(jù)和控制信息,。當(dāng)TCTL為高電平時,，TDAT[15:0]傳送的是數(shù)據(jù)包,；當(dāng)TCTL為低電平時,，TDAT[15:0]傳送的是控制包。數(shù)據(jù)采用DIP4校驗交織碼,。

　?、?狀態(tài)鏈路包括SCLK時鐘信號和STAT[1:0]狀態(tài)信號，信號類型是LVTTL或LVDS,。SPI4.2 發(fā)送時序如圖2所示,。如果選擇LVTTL，則SCLK時鐘頻率是數(shù)據(jù)鏈路時鐘速率的1/4,。如果選擇LVDS,，則SCLK時鐘頻率和數(shù)據(jù)鏈路時鐘頻率相同。下文中均以LVDS為例進(jìn)行闡述。狀態(tài)鏈路主要用于流控,。

　?、?接收和發(fā)送模塊都含有一個FIFO隊列，用于緩存數(shù)據(jù),，隊列長度由芯片設(shè)計而定,。隊列的狀態(tài)信息通過狀態(tài)鏈路周期性地發(fā)送，接收模塊和發(fā)送模塊的狀態(tài)信息是獨立的,。狀態(tài)信息附加了DIP2交織校驗碼,，以提高傳輸可靠性。

圖2  SPI4.2 發(fā)送時序

　　除了數(shù)據(jù)包中最后一段不滿16字節(jié)的數(shù)據(jù)（EOP）之外,，SPI4.2總線的數(shù)據(jù)實行突發(fā)傳輸,，以16字節(jié)為單位（稱為一個數(shù)據(jù)塊），每次傳輸多個數(shù)據(jù)塊,。因為數(shù)據(jù)寬度是16位,，所以一次突發(fā)傳輸至少需要4個時鐘周期。數(shù)據(jù)的高地址位字節(jié)先發(fā)送（MSB）,，低地址位字節(jié)后發(fā)送,，數(shù)據(jù)塊傳輸過程中不會被中斷。每次突發(fā)傳輸?shù)拈g隔期間傳送控制包或者訓(xùn)練序列,。圖2中,，TDAT表示數(shù)據(jù)塊，TCTRL表示控制塊,?？刂瓢L度為16位，包含了前次傳輸和下次傳輸?shù)臓顟B(tài)信息：包開始標(biāo)志,、包結(jié)束標(biāo)志,、邏輯端口地址和DIP4交織校驗碼等。數(shù)據(jù)鏈路遵循有限狀態(tài)機(jī)進(jìn)行工作,，狀態(tài)包括5種：控制包傳輸,、數(shù)據(jù)包傳輸、空閑包傳輸,、訓(xùn)練序列傳輸以及訓(xùn)練序列控制[1],。

　　因為狀態(tài)鏈路的寬度是2位，所以每次突發(fā)傳輸至少傳輸16位數(shù)據(jù)（4個時鐘周期）,。反映FIFO隊列的狀態(tài)信息有3種：飽（Satisfied）,、餓（Hungry）、極餓（Starving）,，分別對應(yīng)二進(jìn)制數(shù)字10,、01和00,。11表示鏈路處于失步狀態(tài)，正在同步過程中,。當(dāng)狀態(tài)是“飽”時,，說明隊列幾乎滿了，只接收當(dāng)前正在傳送的數(shù)據(jù)包,，其他數(shù)據(jù)包只有等狀態(tài)更新后才能接收,。當(dāng)狀態(tài)是“餓”時，可以接收最大MaxBurst2個數(shù)據(jù)塊,。當(dāng)狀態(tài)是“極餓”時,，說明隊列幾乎空了，可以接收最大MaxBurst1個數(shù)據(jù)塊,。MaxBurst1和MaxBurst2是SPI4.2總線初始化時設(shè)定的參數(shù),，MaxBurst1不得小于MaxBurst2。

　　2  SPI4.2總線的初始化和同步

　　SPI4.2總線初始化時必須設(shè)定一些基本參數(shù),，如表1所列,。

　　SPI4.2總線協(xié)議定義了一個叫“日歷”的數(shù)據(jù)結(jié)構(gòu)CALENDAR[i]（i=1，…,，CALENDAR_LEN）,。CALENDAR_LEN（日歷長度）參數(shù)規(guī)定了邏輯端口（或稱為虛擬通道）的數(shù)目，該數(shù)值不能小于實際的邏輯端口數(shù)目,。例如,，如果SPI4.2總線用于10 Gb/s以太網(wǎng)口，那么日歷長度是1（即CALENDAR_LEN = 1）,；如果SPI4.2總線用于10個1 Gb/s以太網(wǎng)口,，那么日歷長度是10（CALENDAR_LEN = 10），CALENDAR[i] = 1,，2,，…，10,，代表了10個以太網(wǎng)端口,。CALENDAR[i]中承載的數(shù)據(jù)被周而復(fù)始地依次傳輸，重復(fù)次數(shù)是CALENDAR_M次,。圖3為日歷長度和重復(fù)次數(shù)都是4的數(shù)據(jù)傳輸示意圖,。SPI4.2總線被初始化時,，必須確保接口兩端的CALENDAR_LEN和CALENDAR_M分別相等,。從這個角度看，SPI4.2是一種時分復(fù)用的總線：總帶寬是固定的,，“日歷”數(shù)據(jù)結(jié)構(gòu)決定了帶寬和邏輯端口的分配,。

　　當(dāng)SPI4.2正常工作時,，數(shù)據(jù)和狀態(tài)鏈路會不定期地發(fā)送訓(xùn)練序列。在數(shù)據(jù)鏈路,，訓(xùn)練序列至少應(yīng)該在DATA_MAX_T個時鐘周期內(nèi)發(fā)送一次,。在狀態(tài)鏈路，訓(xùn)練序列至少應(yīng)該在FIFO_MAX_T個時鐘周期內(nèi)發(fā)送一次,。設(shè)置DATA_MAX_T或FIFO_MAX_T為0將取消各自鏈路的訓(xùn)練序列,，一般情況下不推薦這種設(shè)置。

　　圖4以XLR732為參照描述了SPI4.2總線的收發(fā)同步過程,。啟動之后,，在發(fā)送方向，發(fā)送模塊（TX）通過數(shù)據(jù)鏈路發(fā)送連續(xù)的訓(xùn)練序列,，對端的接收模塊成功收到訓(xùn)練序列后,，會設(shè)置本端的接收同步標(biāo)志；然后通過狀態(tài)鏈路發(fā)送訓(xùn)練序列給對端,，一旦發(fā)送模塊成功接收到訓(xùn)練序列后,，就設(shè)置本端的發(fā)送同步標(biāo)志。

　　在接收方,，接收模塊（RX）在數(shù)據(jù)鏈路成功接收到對端發(fā)送的訓(xùn)練序列后,，會設(shè)置本端的接收同步標(biāo)志；然后通過狀態(tài)鏈路發(fā)送訓(xùn)練序列,，一旦發(fā)送模塊成功接收到訓(xùn)練序列后,，就設(shè)置本端的發(fā)送同步標(biāo)志。在同步過程中,，訓(xùn)練序列由指定的連續(xù)的DIP4碼字組成,。發(fā)送模塊必須連續(xù)發(fā)送訓(xùn)練序列，直到本端的狀態(tài)鏈路收到有效信息,。同時,，接收模塊忽視所有接收到的數(shù)據(jù)，直到觀察到訓(xùn)練序列,，獲得數(shù)據(jù)同步,。一旦數(shù)據(jù)鏈路同步之后， FIFO隊列狀態(tài)信息就開始傳送,。

　　如果發(fā)送方接收到有效的狀態(tài)信息,，它就可以開始進(jìn)行數(shù)據(jù)突發(fā)傳輸。如果在工作過程中,，由于某些原因（例如一端器件掉電或重啟）導(dǎo)致總線失步,，那么為了再次獲得同步，雙方需要按照上述過程發(fā)送連續(xù)的訓(xùn)練序列,，直到建立同步為止,。

表1  SPI4.2初始化基本參數(shù)

圖3  日歷長度和重復(fù)次數(shù)都為4的數(shù)據(jù)傳輸示意圖

圖4  收發(fā)同步過程示意圖

　　3  SPI4.2總線接口的調(diào)試

　　SPI4.2總線接口的調(diào)試包括兩個重要步驟：鏈路的同步和數(shù)據(jù)的正常收發(fā),。

　　在調(diào)試鏈路同步時，首先必須查看總線兩端的初始化參數(shù)配置,。因為SPI4.2 總線協(xié)議是一個對等端數(shù)據(jù)傳輸協(xié)議,，所以大部分參數(shù)需要雙方的匹配和協(xié)商，特別是接收方和發(fā)送方的CALENDAR_LEN和CALENDAR_M參數(shù),。

　　如何查看同步呢,？芯片通常會提供一個狀態(tài)寄存器來反映總線的同步。“接收同步標(biāo)志”只能說明在數(shù)據(jù)鏈路上成功接收到對端的訓(xùn)練序列,，但不能保證接收的狀態(tài)鏈路是正常的,，如果需要確認(rèn)可查看對端的“發(fā)送同步標(biāo)志”。在收發(fā)雙向通道應(yīng)用中,，只有兩端的“接收同步標(biāo)志”和“發(fā)送同步標(biāo)志”都置位了,，總線才算同步。此時,，可以確認(rèn)總線兩端的物理連接是正確的,，握手成功。

　　如果不能同步,，就必須檢查兩端的“接收同步標(biāo)志”和“發(fā)送同步標(biāo)志”,，判斷是哪一端出了問題。檢查是否有DIP4和DIP2錯誤,，如果有此類錯誤,，說明鏈路上信號質(zhì)量可能不佳，可以用示波器測量信號波形,。如果信號質(zhì)量確實不好,，可以通過提高信號驅(qū)動能力或者調(diào)整硬件匹配阻抗來優(yōu)化。

　　如果兩端的接收和發(fā)送都沒有同步,，就必須測量芯片的電壓,、工作頻率、重啟等信號,。如果兩端的“接收同步標(biāo)志”和“發(fā)送同步標(biāo)志”都已經(jīng)置位,，說明雙方的接收和發(fā)送都同步，可以正常收發(fā)數(shù)據(jù)了,。在大流量數(shù)據(jù)傳輸過程中,，最相關(guān)的是FIFO隊列的參數(shù)配置，配置不當(dāng)會導(dǎo)致錯包或丟包,。以NetLogic公司的XLR732網(wǎng)絡(luò)處理器為例[2],，SPI4.2總線的發(fā)送模塊的所有邏輯端口共享一個FIFO隊列，寬度為16字節(jié),，長度為128,；接收模塊的所有邏輯端口共享一個FIFO隊列,，寬度為16字節(jié),，長度為512,。每個邏輯端口所占用的隊列地址和大小都可以通過寄存器配置。

　　假如某個端口接收端隊列的長度是48,，MaxBurst1是12,，MaxBurst2是8。那么當(dāng)該模塊接收數(shù)據(jù)時,，如果由于某些原因（例如軟件來不及處理）,，接收隊列只剩下12個空位，也就是接收隊列已經(jīng)有48－12=36個空位被占用時,，它將通過狀態(tài)鏈路向?qū)Χ税l(fā)送“餓”的狀態(tài)信號（反壓信號）,。對端收到該信號后實施流控策略，根據(jù)本端發(fā)送端的MaxBurst1設(shè)置值發(fā)送數(shù)據(jù),，該值表示接收到“餓”狀態(tài)信號后最多還可以發(fā)送的數(shù)據(jù)塊數(shù)目,。所以接收端的MaxBurst1 的值一定要大于對端發(fā)送端的MaxBurst1，并且要留出一定的余量,，因為數(shù)據(jù)在鏈路上的傳輸也是需要時間的,。同理，接收端的MaxBurst2要大于對端發(fā)送端的MaxBurst2,。值得注意的是,，流控是基于邏輯端口的，而不是整條鏈路,。

　　為保證不發(fā)生接收端FIFO隊列溢出等問題,，盡量將接收端的MaxBurst1和MaxBurst2設(shè)置大一些， 只要小于FIFO入口總數(shù)就可以,，而發(fā)送端MaxBurst1和MaxBurst2的 設(shè)置不要超過本端接收能力,。

　　如果出現(xiàn)EOP（結(jié)束包）和SOP（起始包）錯誤或缺失，或者其他錯包（例如包長變短,、幀校驗錯誤等）,，但沒有DIP4 錯誤，該怎么辦,？這類問題一般出現(xiàn)在FIFO隊列設(shè)置上,，尤其是接收端的FIFO隊列可能溢出，從而丟失了某些數(shù)據(jù)塊,，可以通過以下3種方法來檢測和解決：

　?、?通過查看接收端FIFO溢出標(biāo)志來判斷FIFO隊列是否溢出；

　?、?通過調(diào)整接收端的MaxBurst1和MaxBurst2來防止FIFO隊列溢出,；

　?、?如果方法②的調(diào)整足夠大，還有此問題,，可以查看對端是否收到反壓信號,，以及對端的狀態(tài)等。

　　為了方便,，通常將發(fā)送端的MaxBurst1和MaxBurst2設(shè)置為相同數(shù)值,，將接收端的MaxBurst1和MaxBurst2也設(shè)置成相同數(shù)值。

　　結(jié)語

　　隨著處理器的速度越來越快,，處理器集成的內(nèi)核越來越多,，處理器與外圍器件之間，處理器之間,，以及外圍器件之間的連接速度逐漸成為制約平臺性能的瓶頸,。許多芯片同時集成了多個總線接口，例如XLR732同時擁有SPI4.2,、HT,、以太網(wǎng)3種總線接口。SPI4.2總線在與其他總線的競爭中體現(xiàn)出了強大的生命力,，希望本文所介紹的經(jīng)驗對正在應(yīng)用或計劃應(yīng)用SPI4.2總線的同行有所幫助,。