摘  要: 介紹了基于NIOS II和μclinux應用于工業(yè)CT的數(shù)據(jù)傳輸系統(tǒng)。將FPGA的嵌入式軟核作為數(shù)據(jù)傳輸系統(tǒng)的核心處理器,，μclinux操作系統(tǒng)移植到嵌入式系統(tǒng)中,，并加入并行處理模塊，使得系統(tǒng)不但發(fā)揮了FPGA的并行處理的能力和強可配置性,，也利用了μclinux系統(tǒng)強大的網絡功能,。 

    關鍵詞： NIOS II； μclinux,； FPGA,； 高速數(shù)據(jù)傳輸

    在數(shù)據(jù)傳輸方面,網絡傳輸TCP/IP協(xié)議具有通用性和安全性上的優(yōu)勢，而在數(shù)據(jù)處理方面,，特別是高速數(shù)據(jù)的處理,，F(xiàn)PGA一直是首選方案。通過硬件并行處理的速度在軟件看來是難以超越的。用FPGA作前級處理,，而后通過DSP數(shù)字處理是國際上常用的做法,。所以應用FPGA＋MCU（或DSP）的做法很普遍，效果也很好,。 

    在數(shù)據(jù)傳輸系統(tǒng)中,，NIOS Ⅱ嵌入式處理器軟核能最大處理200DMIP，與ARM9相當,。它最大的特點是可配置性高,，可以在里面嵌入DSP硬件、各種存儲設備,、I/O口以及可以定制用戶指令等,。通過NIOS Ⅱ可以將FPGA＋MCU＋DSP系統(tǒng)有機地綜合起來，發(fā)揮它們各自的優(yōu)勢,，用一片F(xiàn)PGA完成系統(tǒng)的構建,。從軟件上看，μclinux操作系統(tǒng)以高效,、簡潔著稱,，而在性能上又繼承了linux的高效、開放,、實時性好,、網絡功能強的特點。本系統(tǒng)正是基于NIOS Ⅱ和μclinux設計的,，應用于工業(yè)CT機的數(shù)據(jù)傳輸系統(tǒng)中,。 

1 系統(tǒng)功能

    如圖1所示，本系統(tǒng)的主要功能是將工業(yè)CT系統(tǒng)數(shù)據(jù)采集模塊得到的數(shù)字信號高速可靠地傳輸?shù)綀D像處理計算機,。數(shù)據(jù)采集模塊的功能是將X（或γ）射線轉換為光信號后變?yōu)橛嬎銠C可接收的數(shù)字信號,。本系統(tǒng)要完成的工作就是高效可靠地接收工業(yè)CT需要的數(shù)百甚至上千通道的數(shù)字信號，并將這些信號有序準確地傳輸?shù)綀D像處理計算機,。同時要求系統(tǒng)對數(shù)據(jù)有一定深度的緩沖,，即本系統(tǒng)同時能存儲8次以上的工業(yè)CT系統(tǒng)采樣值。傳輸?shù)姆绞讲捎没赥CP/IP的網絡協(xié)議,，數(shù)據(jù)通過局域網傳輸,。工業(yè)CT數(shù)據(jù)傳輸間隔時間最短約為3ms。 

2 方案簡介

    如圖2所示,，系統(tǒng)主要是由片上系統(tǒng)和片外設備構成的嵌入式系統(tǒng),。而片上系統(tǒng)主要是由NIOS Ⅱ系統(tǒng)^[1]和FPGA上的前級數(shù)據(jù)處理模塊構成。 

    NIOS Ⅱ系統(tǒng)使用了用戶自定義指令和DMA加速模塊來實現(xiàn)數(shù)據(jù)傳輸系統(tǒng)核心硬件的加速,。用戶自定義指令是硬件化了的邏輯模塊,，它嵌入到CPU中,，形成了用戶的專用CPU。其作用是實現(xiàn)一個循環(huán)冗余碼校驗（CRC）,。將一個64K字的緩沖區(qū)中實現(xiàn)CRC的邏輯塊作為一個定制的指令,，這要比軟件快27倍^[2]。DMA加速模塊的作用是將片上交換緩存（On-Chip RAM）的數(shù)據(jù)加載到SDRAM中去,，這樣比使用CPU的指令傳輸要快得多,。 

    FPGA前級數(shù)據(jù)處理模塊實現(xiàn)數(shù)據(jù)的前級數(shù)據(jù)處理：它將CT機的數(shù)據(jù)采集卡上的高速數(shù)據(jù)流并行接收到片上交換緩存中。在交換緩存中開辟兩片緩沖區(qū),，使用乒乓模式來實現(xiàn)數(shù)據(jù)存放,。片外設備包括SDRAM、Flash和Ethernet網絡設備,。SDRAM用于運行程序和存放待傳輸?shù)臄?shù)據(jù),。Flash用于存放系統(tǒng)kernal和filesystem。Ethernet網絡設備為smsc91c111,，它是100M網絡傳輸設備,，用于數(shù)據(jù)的網絡傳輸。 

3 系統(tǒng)軟件

    系統(tǒng)主要采用μclinux操作系統(tǒng)來實現(xiàn),，μclinux在嵌入式系統(tǒng)中非常穩(wěn)定,，并且有NIOS II專用kernal，這樣給系統(tǒng)的移植和驅動的編寫帶來了方便,。在8MB的系統(tǒng)中,，使用2MB裝載內核，6MB裝載文件系統(tǒng),。 

    引導程序U-boot的移植: 

    Bootloader的設計除了依賴于CPU的體系結構外,，也依賴于具體的嵌入式板級設備的配置，對于兩塊不同的嵌入式板而言,，即使它們是基于同一種CPU^[3]構建的,，在移植操作系統(tǒng)時，這部分代碼也需要修改,。 

    Bootloader引導加載程序是系統(tǒng)加電后的第一段程序,，系統(tǒng)通過它初始化硬件設備、建立內存空間映射,，為調用內核做準備。U-boot是由早期的ppcboot發(fā)展而來,，它的特點是開源,、功能強大，下面作一簡要介紹,。 

    首先通過NIOS-elf-tools建立交叉編譯環(huán)境,，選擇U-boot-1.0.0.tar版的U-boot,。本系統(tǒng)選擇μclinux-2.4.17-ucl.tgz版的μclinux版本。而后使用configure命令檢查宿主機上U-boot交叉編譯環(huán)境是否正確,，并且通過configure文件的內容對U-boot各子目錄的makefile進行修改,。這一步只要保證./configure通過就可以了。接下來通過交叉編譯環(huán)境對U-boot-1.0.0編譯,。有了編譯環(huán)境后,，就可以根據(jù)系統(tǒng)設備配置對U-boot源代碼進行移植。修改后,，參考README中的內容重新把U-boot 建立起來,，這是最終需要的可以在Flash中運行的代碼。 

4 軟件實現(xiàn)

4.1 FPGA程序

    如圖3所示,，F(xiàn)PGA中的前級數(shù)據(jù)處理模塊主要完成數(shù)據(jù)串轉并,，并使用乒乓模式緩存。在CT機的數(shù)據(jù)采集模塊中每秒鐘產生250次采集每次1 024路,、每路20位,、再加上各種表頭等，這樣每秒的數(shù)據(jù)量大約為5.2Mbit,。模塊通過SOPC中的接口元件與NIOS Ⅱ處理器相連,。 

    串轉并模塊的輸入為SDA和SCL的I²C標準總線。而后作為乒乓模式的兩個緩存將FIFO模塊的數(shù)據(jù)緩存到模塊中,，每個模塊的大小為16KB,。FIFO模塊將高速I2C的串行數(shù)據(jù)轉換成并行數(shù)據(jù)，并存入其中一個緩存,。當數(shù)據(jù)存滿后產生中斷,，CPU響應中斷后通過DMA方式將數(shù)據(jù)取走，并存入SDRAM中,。在DMA傳輸過程中,，實時數(shù)據(jù)則存放到另一塊緩沖區(qū)中。而后交替運行,，提高DMA的使用效率,。 

4.2 下位機應用程序

    下位機程序流程示意圖如圖4所示，在μclinux操作系統(tǒng)中,，下位機程序的實現(xiàn)由兩個主要部分組成：循環(huán)傳輸部分和中斷部分,。當FPGA中的前級數(shù)據(jù)采集模塊緩存完畢后，模塊將向ARM發(fā)送中斷信號,，這時系統(tǒng)將進入中斷部分程序,。中斷程序將FPGA中緩存的數(shù)據(jù)讀到ARM中并以文件的形式保存到SDRAM中，然后返回主程序循環(huán)傳輸,。循環(huán)傳輸?shù)淖饔檬菍⑽募?shù)據(jù)傳輸?shù)缴衔粰C,，循環(huán)讀取中斷保存的文件,，判斷文件的格式、順序等有沒有錯誤,，如果有就提示出錯,；如果文件沒有錯誤并且文件數(shù)量滿足傳輸條件，則由循環(huán)傳輸程序將需要傳輸?shù)奈募虬鬏數(shù)缴衔粰C,。使用這種機制可以很好地響應中斷,，并即時將SDRAM中的數(shù)據(jù)傳輸?shù)缴衔粰C。 

4.3 下位機驅動程序

    下位機μclinux中的嵌入式驅動設計的目的：一是初始化I/O口,，完成讀取FPGA 中乒乓緩存中的數(shù)據(jù),，二是完成緩存數(shù)據(jù)模塊發(fā)來的中斷信號。其中最重要的是網絡設備的驅動設計,。設計用戶接口電路與91c111 連接, 采用Verilog HDL 編寫91c111和NIOS II^[4]系統(tǒng)連接邏輯電路,實現(xiàn)高速以太網通訊,。運行SOPC Builder 生成系統(tǒng)文件,創(chuàng)建在NIOS II 硬件系統(tǒng)上運行軟件系統(tǒng)所需的支撐文件,提供給軟件開發(fā)程序NIOS II 集成開發(fā)環(huán)境,同時生成硬件描述語言文件,描述系統(tǒng)的硬件信息。Quartus Ⅱ軟件使用這些文件來編譯整個FPGA設計項目,。 

    使用SOPC Builder中的組件編輯器可以把用戶外設和系統(tǒng)連接起來,。外設既可以放在NIOS Ⅱ系統(tǒng)中,也可以放在NIOS Ⅱ系統(tǒng)外部,這里采用91c111以太網控制器,使用片外方式。根據(jù)91c111各個引腳不同的功能和類型, 把91c111各個引腳和FPGA 的引腳連接,；設定91c111為AVALON總線的從器件,通過AVALON總線與NIOS Ⅱ系統(tǒng)相連,，而且用到了AVALON總線模塊的16位輸入輸出數(shù)據(jù)信號線、1位地址線,、低電平有效的讀寫信號線,、片選和復位信號線,以及中斷請求信號線。通過編寫Verilog HDL 程序,把這些信號線和91c111對應的數(shù)據(jù)線,、命令信號線,、讀寫信號線等連接起來。 

4.4 上位機程序

    上位機程序采用VC編寫,，它為下一步數(shù)據(jù)處理做測試并提供一些API^[5]接口,，便于后續(xù)程序的調用。在ICT系統(tǒng)中,，數(shù)據(jù)通過本系統(tǒng)傳輸?shù)缴衔粰C作三維圖像重建,。而這里的上位機程序的作用只是對數(shù)據(jù)傳輸系統(tǒng)的測試。上位機軟件采用基于TCP/IP^[6]的socket編程,，由于TCP/IP本身具有很好的安全機制,，所以傳輸?shù)臏蚀_性是可以保證的。而且TCP/IP的通用性好,，便于移植,。 

    上位機通過TCP/IP建立TCP server并監(jiān)聽相應的端口，等待下位機傳輸請求。而后連接請求并實現(xiàn)接收和保存功能,，為圖像的重建作準備。 

    通過對本系統(tǒng)的測試,，能夠達到設計的5.2MB/s帶寬要求,，并在傳輸帶寬上有很大的提升空間，可以達到6.8MB/s的帶寬,。系統(tǒng)已成功應用于重慶大學ICT中心研制的CD-900型工業(yè)CT中,。基于μclinux的下位機系統(tǒng)的移植性強,，可以很方便地移植到其他平臺上,，并作相應的性能提升。 

參考文獻

[1] 彭澄廉．挑戰(zhàn)SOC——基于NIOS的SOPC設計與實踐[M]．北京：清華大學出版社,2004． 

[2] 姚天任,孫洪. 現(xiàn)代數(shù)字信號處理[M]. 武漢:華中科技大學出版社,1999. 

[3] Altera公司．Nios Ⅱprocessor reference book[M]. NII5V2-5.1. 2005：25-75. 

[4] Altera公司． Nios Ⅱsoftware developer’s hand-book[M].NII5V2-5.1． 2005:101-114. 

[5] 孫鑫,，余安萍．VC++深入詳解[M]．北京：電子工業(yè)出版社,2006:35-99. 

[6] 代擁,，李昌禧．基于嵌入式以太網接口的數(shù)據(jù)采集處理系統(tǒng).微機發(fā)展[J]，2005,，15(5):125-127.