基于FPGA的圖像邊緣檢測(cè)系統(tǒng)的設(shè)計(jì) | |
所屬分類(lèi):技術(shù)論文 | |
上傳者:aet | |
文檔大小:165 K | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:在Altera公司的Stratix EP1S10器件中設(shè)計(jì)了以Prewitt圖像邊緣檢測(cè)為基礎(chǔ)的圖像處理和顯示系統(tǒng),,包括二維濾波器模塊,、圖像VGA顯示控制器,、ROM存儲(chǔ)器,、FIFO緩沖器及相應(yīng)的讀寫(xiě)控制器,。整個(gè)系統(tǒng)集成在一個(gè)芯片上,,實(shí)驗(yàn)證明此設(shè)計(jì)方法工作效率高,,處理速度快,,性能穩(wěn)定,,可移植性好。 | |
現(xiàn)在下載 | |
VIP會(huì)員,,AET專家下載不扣分,;重復(fù)下載不扣分,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2