摘 要： SoC系統(tǒng)的RTL級驗(yàn)證分為模塊級、子系統(tǒng)級,、系統(tǒng)級三個階段,。本文描述了高速數(shù)字信號處理器ZSP500的基本結(jié)構(gòu)和子系統(tǒng)級驗(yàn)證的具體概念，詳細(xì)介紹了3G手機(jī)芯片中的IDLE模塊的結(jié)構(gòu),，包括工作模式和空閑模式,。介紹通過ZSP500編程工具構(gòu)造SoC子系統(tǒng)級驗(yàn)證的測試?yán)蒙傻哪繕?biāo)文件對模塊進(jìn)行子系統(tǒng)級驗(yàn)證,。最后得出基于ZSP500的子系統(tǒng)級驗(yàn)證效率高并且實(shí)現(xiàn)簡單的結(jié)論,。
　　關(guān)鍵詞： RTL；ZSP500,；TD-SCDMA,；IDLE；子系統(tǒng)級驗(yàn)證

　　SoC系統(tǒng)驗(yàn)證是指對基于IP核實(shí)現(xiàn)的SoC系統(tǒng)進(jìn)行功能驗(yàn)證,、靜態(tài)時序分析,、功耗分析及規(guī)則檢查等，以保證正確的系統(tǒng)功能和良好的產(chǎn)品性能,。在設(shè)計被綜合前,，首先要對RTL描述進(jìn)行邏輯功能驗(yàn)證，其目的是為了確保驗(yàn)證過的模塊或芯片具有100%的功能正確性,。通常,，RTL級功能驗(yàn)證主要采用自底向上的驗(yàn)證策略，即在模塊集成到芯片以前盡可能地對每一個IP核或模塊進(jìn)行驗(yàn)證,，然后再對整個芯片或系統(tǒng)進(jìn)行驗(yàn)證,，因此RTL級驗(yàn)證可分為模塊級驗(yàn)證、子系統(tǒng)級驗(yàn)證和系統(tǒng)級驗(yàn)證三個階段,。模塊級驗(yàn)證就是對SoC系統(tǒng)中某個模塊或IP核進(jìn)行單獨(dú)的驗(yàn)證,。當(dāng)單個模塊被驗(yàn)證完畢之后，就把它集成到其從屬的子系統(tǒng)中去驗(yàn)證,；子系統(tǒng)級驗(yàn)證主要側(cè)重于模塊間接口的驗(yàn)證和模塊間交互的驗(yàn)證,；系統(tǒng)級驗(yàn)證就是對整個系統(tǒng)芯片進(jìn)行驗(yàn)證，它通過模擬一個芯片運(yùn)行的真實(shí)環(huán)境,，測試系統(tǒng)運(yùn)行的狀況是否與設(shè)計規(guī)范中的要求相符合,。本文主要論述基于ZSP500的子系統(tǒng)級驗(yàn)證實(shí)現(xiàn),。
1 ZSP500介紹
　　ZSP500^[1]為16bit定點(diǎn)DSP，是LSI Logic家族系列中ZSP G2架構(gòu)DSP核的最新產(chǎn)品,。ZSP500內(nèi)核以獨(dú)有的高效面積,、極低功耗、一流代碼密度,、實(shí)現(xiàn)四MAC的性能等優(yōu)點(diǎn)成為高帶寬3G頻帶處理和豐富多媒體應(yīng)用的理想選擇,。ZSP500的運(yùn)行頻率為250MHz，處理能力可達(dá)1000MIps,。其處理單元主要包括預(yù)取單元（PFU）,、指令單元(ISU)、管線控制單元(PCU),、地址生成單元(AGU),、協(xié)處理器接口（CPI）、算術(shù)邏輯單元（ALU）等,。結(jié)構(gòu)框圖如圖1所示。

?

?

　　下面主要對H計算電路為自動更新模式的情況進(jìn)行仿真,。主要的測試?yán)缦拢?BR>movhw?a0,，0x0089
movlw?a0，0x002C
mov??r0,，0x0cf8?　??????? 　//設(shè)置的幀長寄存器
　　　　　　　　　　??????? //framlr=0x0cf8,，為了提高驗(yàn)證的
mov??r1，0x0001　　???????? //速度幀長設(shè)置較短
std??r0,，a0

movhw?a0,，0x0089
movlw?a0，REG_IDL_IDM0?????? //配置M0和M1的值,，
???????????????????????????? //以設(shè)置空閑的時間
mov??r0,，0x8000???????????? //以及晶振和PLL的穩(wěn)定時間
mov??r1，0x0000
std??r0,，a0

movhw?a0,，0x0089
movlw?a0，REG_IDL_IDM1
mov??r0,，0x0100
st??r0,，a0

movhw?a0，0x0089
movlw?a0,，0x0032　　　　　　//PLL時鐘使能寄存器,，
　　　　　　　　　　　　　　//設(shè)置為深睡眠狀態(tài)
mov??r0，0x0002
st??r0,，a0

movhw?a0,，0x0089　　　　　　//配置空閑模式控制寄存器，
　　　　　　　　　　　　　　//選擇H值的更新時間和
movlw?a0,，REG_IDL_IDCT　　　//計算時間,，注意
　　　　　　　　　　　　　　//更新時間一定要大于計算時間，
mov??r0，0x1048　　　　　　 //否則H值沒有計算完畢
　　　　　　　　　　　　　　//就自動更新了,。選擇H電路計
mov??r1,，0x00?????????????? //算模式為“自動更新模式”，
??????????????????????????? //并且選擇芯片工作模式
std??r0,，a0???????????????? //為空閑模式

waitInt：
　　ldd?r0,，a0　?????????? //查詢IDCT第一位，當(dāng)該位變?yōu)?時,，
　　　　　　　　　　　　　 //說明H電路獲
??? bitt?r0,，1???????????? //得最新的H值，可以通過ICHR
　　　　　　　　?????????? //寄存器查看H的值
????bz?waitInt
??????
???　　?mov %loop0,，100
????loop：
??????? mov?r2,，0x00
?? 　　 agn0 loop

　　movhw?a0，0x0089
　　movlw?a0,，REG_IDL_IDCT? //獲得H值后就可以
　　　　　　??????????????? //讓芯片進(jìn)入IDLE狀態(tài),，發(fā)出
　　mov??r0，0x104d???????? //進(jìn)入IDLE的命令,，
　　　　　　　　??????????? //在下一幀到來時,，芯片即進(jìn)
　　mov??r1，0x00?????????? //入IDLE狀態(tài)
　　std??r0,，a0
4.2 IDLE模塊的系統(tǒng)級仿真波形
　　Clk：仿真環(huán)境提供的時鐘,，并不是芯片本身的系統(tǒng)時鐘。芯片內(nèi)部的clk在IDLE狀態(tài)下應(yīng)該關(guān)閉,。
　　Clk32K：32kHz晶振時鐘
　　f_int：幀中斷
　　ichr_o：存儲計算出來的H值
　　cfsr_o：幀號寄存器
　　framlr[15:0]和framlr_i_17bit：設(shè)置的幀長
??? framc_o[15:0]和framc_17bit：幀長計數(shù)器,。從1開始，當(dāng)它的計數(shù)值等于幀長時,，f_int產(chǎn)生幀中斷,，同時幀號計數(shù)器的值加1
??? icst_o：芯片的狀態(tài)(1：處于工作狀態(tài)，0：處于空閑狀態(tài))
??? pllon：PLL時鐘使能（1：關(guān)閉PLL,，0：打開PLL）
??? wake：喚醒信號
??? 從圖4～圖6所示的仿真波形來看,，IDLE模塊在X時間段有wake信號到來,，芯片在X時間段結(jié)束后將直接進(jìn)入M1時間段工作,，pllon信號也不會被拉低，芯片沒有進(jìn)入睡眠狀態(tài),。如果在M0時間段有wake信號到來,，IDLE模塊將立即結(jié)束M0時間段，進(jìn)入M1時間段工作,，pllon信號被拉高,，并記錄下M0時間段實(shí)際運(yùn)行的時間，用于退出時的計算。如果在M1或Y時間段有wake信號,，IDLE模塊不影響wake信號,，按設(shè)定工作。具體分析時還應(yīng)該觀察幀計數(shù)器和幀號計數(shù)器在喚醒時計數(shù)的準(zhǔn)確性以及H計算電路的誤差范圍應(yīng)該在50ns以內(nèi),，否則不能滿足精度要求,。

?

　　本文所介紹的子系統(tǒng)級驗(yàn)證是在利用RVM層次化驗(yàn)證方法對IP模塊進(jìn)行了完備驗(yàn)證之后進(jìn)行的?；赯SP500的子系統(tǒng)級驗(yàn)證方法簡單易于實(shí)現(xiàn),，只需要在理解協(xié)議的基礎(chǔ)上配置寄存器，就可以把生成的目標(biāo)文件用來得到仿真波形,。然后仔細(xì)分析仿真波形就可以驗(yàn)證模塊在整個系統(tǒng)中是否實(shí)現(xiàn)了應(yīng)有的功能,。此方法不需要驗(yàn)證工程師具有豐富的編寫驗(yàn)證代碼的經(jīng)驗(yàn)，而且實(shí)現(xiàn)效率高,，大大縮短了SoC系統(tǒng)級驗(yàn)證的周期,。