《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 可編程邏輯 > 新品快遞 > MathWorks HDL 工具新添 Xilinx FPGA 硬件驗(yàn)證功能

MathWorks HDL 工具新添 Xilinx FPGA 硬件驗(yàn)證功能

啟用 FPGA 在環(huán)仿真以使用 Simulink 對(duì) Xilinx FPGA 開(kāi)發(fā)板上的 HDL 代碼進(jìn)行驗(yàn)證
2011-06-03
作者:MathWorks 公司

     MathWorks 日前宣布適用于 Xilinx FPGA 開(kāi)發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級(jí)測(cè)試臺(tái)架的同時(shí),,以硬件速度驗(yàn)證其設(shè)計(jì),。
    EDA Simulator Link 支持 HDL 驗(yàn)證選項(xiàng)全集使用在 MATLAB 和 Simulink 中創(chuàng)建的算法,而 FIL 的引入則進(jìn)一步補(bǔ)充了這一全集,?;?FPGA 的驗(yàn)證不僅提供了比 HDL 仿真器高得多的運(yùn)行時(shí)性能,而且增強(qiáng)了算法的實(shí)際應(yīng)用效果,。
主要的產(chǎn)品功能包括以下能力:
    • 使用適用于 Spartan 和 Virtex 類設(shè)備的 FPGA 開(kāi)發(fā)板(包括 Virtex-6 ML605 開(kāi)發(fā)板),,驗(yàn)證 MATLAB 代碼和 Simulink 模型的 HDL 實(shí)現(xiàn)。
    • 使用 Mentor Graphics ModelSim,、Mentor Graphics Questa 和 Cadence Design Systems Incisive Enterprise Simulator 的協(xié)同仿真,,驗(yàn)證 MATLAB 代碼和 Simulink 模型的 HDL 實(shí)現(xiàn)。
    • 生成適用于 SystemC 虛擬原型環(huán)境的 TLM 2.0 組件,。]


 圖注:
EDA Simulator Link 為 Xilinx Virtex6 和 Spartan6 FPGA 開(kāi)發(fā)板提供了 FIL 仿真支持,。
 

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容,、版權(quán)和其它問(wèn)題,,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118;郵箱:[email protected]