計(jì)算機(jī)顯示卡上的VGA的特征接頭和窗口控制器相連,，提供VGA的特征信號(包括垂直同步、水平同步的時(shí)鐘及數(shù)據(jù)等),。計(jì)算機(jī)顯示接頭和模擬混合器連接,，實(shí)現(xiàn)視頻信號與計(jì)算機(jī)信號的疊加。窗口控制器的工作是由窗口控制器內(nèi)的50個(gè)控制寄存器的內(nèi)容,，提供這些寄存器的主要三大類任務(wù)：計(jì)算機(jī)接口控制,，視頻捕獲控制，顯示窗控制等,。
　　窗口控制器捕獲的數(shù)字信號經(jīng)存儲(chǔ)器存儲(chǔ)后讀出,，該組存儲(chǔ)器采用VRAM(雙端口視頻存儲(chǔ)器)可以同時(shí)在兩個(gè)口上分別做讀寫操作，互不影響,。存儲(chǔ)器讀出的信號經(jīng)D/A電路轉(zhuǎn)換后輸入給模擬混合電路和計(jì)算機(jī)VGA信號疊加,。
2 電子內(nèi)窺鏡控制系統(tǒng)
　　我們在認(rèn)真研究了PC視頻系統(tǒng)的原理和功能后，采用FPGA實(shí)現(xiàn)了電子內(nèi)窺鏡的控制系統(tǒng),，其基本性能與PC視頻系統(tǒng)有相似之處,，現(xiàn)介紹如下。
2.1 電子內(nèi)窺鏡控制系統(tǒng)原理
　　電子內(nèi)窺鏡控制系統(tǒng)如圖2所示,。

　　該系統(tǒng)由面陣CCD光電傳感器,、A/D轉(zhuǎn)換、FIFO(先進(jìn)先出緩存),、VRAM(視頻雙端口存儲(chǔ)器)存儲(chǔ)器組,、視頻D/A轉(zhuǎn)換、彩色編碼,、時(shí)鐘及窗口控制器組成,。
　　該系統(tǒng)工作原理如下：CCD輸出信號經(jīng)A/D量化為數(shù)字信號后，經(jīng)FIFO(先入先出緩存)緩存，輸入到窗口控制器中,，窗口控制器根據(jù)輸入的信號經(jīng)過處理后,，依次存儲(chǔ)到VRAM組成的R、G,、B三頁存儲(chǔ)器中,。存儲(chǔ)器中的視頻信號同時(shí)輸出經(jīng)三路D/A轉(zhuǎn)換后，經(jīng)編碼器實(shí)現(xiàn)PAL制彩色視頻信號,。
　　系統(tǒng)時(shí)鐘部分提供給系統(tǒng)形成PAL制信號所需的點(diǎn)象素時(shí)鐘,、所有同步信號(包括垂直同步、水平同步,、提供給彩色編碼電路的色同步信號及消隱信號),，以及提供給FPGA穩(wěn)定可靠的全局時(shí)鐘。
　　窗口控制器主要實(shí)現(xiàn)以下功能：顯示窗口形狀控制,、顯示窗口活動(dòng)/凍結(jié)轉(zhuǎn)換,，VRAM寫入、讀出,、刷新控制信號發(fā)生,，提供A/D轉(zhuǎn)換、D/A轉(zhuǎn)換時(shí)鐘,，提供CCD正常工作的驅(qū)動(dòng)時(shí)鐘及實(shí)現(xiàn)與計(jì)算機(jī)的通信等,。窗口控制器所有的功能都是由FPGA實(shí)現(xiàn)的。
2.2 窗口控制器的FPGA實(shí)現(xiàn)
　　窗口控制器是由FPGA實(shí)現(xiàn)的,，而且在FPGA內(nèi)部是以模塊化設(shè)計(jì)的，其結(jié)構(gòu)見圖3,。

　　外部輸入給FPGA的主要有主時(shí)鐘,、行同步信號、場同步信號,、大小畫面切換,、系統(tǒng)復(fù)位信號等。主時(shí)鐘和行,、場同步信號由外部時(shí)鐘發(fā)生電路經(jīng)鎖相產(chǎn)生的,，大小畫面切換和系統(tǒng)復(fù)位信號是由外部開關(guān)給定。FPGA內(nèi)部為主控信號發(fā)生,、接口,、VRAM信號切換、VRAM地址發(fā)生,、FIFO信號切換及VRAM開機(jī)復(fù)位電路等幾個(gè)模塊構(gòu)成,，每個(gè)模塊完成自己的一部分功能。
　　主控信號發(fā)生產(chǎn)生所有的控制信號，包括CCD驅(qū)動(dòng),、A/D及D/A時(shí)鐘,、VRAM控制信號、FIFO控制信號及計(jì)算機(jī)接口信號,。
　　由于VRAM開機(jī)后存儲(chǔ)單元的內(nèi)容不定,，因此在開機(jī)之后先給VRAM存儲(chǔ)器復(fù)位，即開機(jī)后VRAM全清零,。
　　由于VRAM存儲(chǔ)器是由三組存儲(chǔ)器組成的,，分別用于存儲(chǔ)紅、綠,、藍(lán)三種分時(shí)得到的圖像分量,，因此VRAM控制信號必須經(jīng)過切換分時(shí)輸入不同的存儲(chǔ)器。
　　系統(tǒng)采用了大小兩個(gè)FIFO,，因此FIFO控制信號也經(jīng)過切換,。
　　接口部分完成與計(jì)算機(jī)的輸入、輸出通信,，接收計(jì)算機(jī)的請求信號,，給出應(yīng)答信號。
　　圖4是主控信號發(fā)生的FPGA模塊圖,。

　　目前系統(tǒng)已能正常工作,，圖5和圖6是從邏輯分析儀截取的最終調(diào)試結(jié)果。圖5是CCD驅(qū)動(dòng)控制信號,。在控制VRAM時(shí),，為了檢測VRAM控制是否正確，在FPGA內(nèi)部做的彩條測試信號,，圖6是彩條的波形輸出,。

???