FPGA和DSP之間的“智能配分”可使無線系統(tǒng)設(shè)計師獲得最佳性能組合和成本——效能,。應(yīng)用DSP和FPGA組合可使成本降低。對于無線基站,，組合有DSP可編程邏輯的系統(tǒng)配分,，可促使更大的產(chǎn)品設(shè)計和市場成功率。
　　更高數(shù)據(jù)率的需求正在驅(qū)使無線蜂窩系統(tǒng)從窄帶2G GSM,，IS-95系統(tǒng)到W-CDMA基3G和3.5G系統(tǒng)(支持高達(dá)10Mbps峰值數(shù)據(jù)率)變革,。將來，3Gpp遠(yuǎn)期變革規(guī)范面向復(fù)雜的信號處理技術(shù),，如多輸入多輸出(MIMO)以及新的無線電技術(shù)(如正交頻分多址OFDMA,，多載波碼分多址MC-CDMA)。這些技術(shù)對于實現(xiàn)超過吞吐量100Mbps的目標(biāo)起關(guān)鍵作用,。
　　另外的OFDM基寬帶無線系統(tǒng),，如WiMAX現(xiàn)在傳輸速度超過70Mbps?？枯^高級的調(diào)制技術(shù)和變速率信道編碼可以實現(xiàn)數(shù)據(jù)率的改善,。復(fù)雜的空間信號處理方法(包括聚束和MIMO無線技術(shù))也是增加數(shù)據(jù)率的辦法。然而,，這種技術(shù)對基站設(shè)計師所產(chǎn)生的問題是：需要可縮放性,、成本、效率和跨越多個標(biāo)準(zhǔn)的靈活性,。
　　多可變目標(biāo)
　　無線系統(tǒng)設(shè)計師需要滿足大量關(guān)鍵技術(shù)要求,，包括處理速度、靈活性,、產(chǎn)品上市時間,。所有這些要求決定對硬件平臺的選擇。主要的變量包括處理帶寬,、靈活性和降低成本的路徑,。
　　處理帶寬
　　WiMAX與W-CDMA和CDM2000蜂窩系統(tǒng)相比，明顯地具有較高的吞吐量和數(shù)據(jù)要求,。為了支持這些較高的數(shù)據(jù)率,，基礎(chǔ)硬件平臺必須具有寬處理帶寬。另外,，幾種先進(jìn)的信號處理技術(shù),，如快速傅里葉變換/快速傅里葉逆變換(FFT/IFFT)、聚束,、MIMO,、波峰因數(shù)縮減(CFR),、數(shù)字預(yù)失真(DPD)都是計算密集的，需要每秒幾百萬乘和累加運算,。
　　靈活性
　　WiMAX是一個相當(dāng)新的市場,，現(xiàn)正處于開發(fā)和采用階段。現(xiàn)在仍然不清楚在這很多移動寬帶技術(shù)(WiMAX,，Wibrow,，Super3G，LTE,，Ultra3G等)中,，哪一種將被大量采用。
　　現(xiàn)在,，末端產(chǎn)品靈活性和可編程性對多協(xié)議基站是關(guān)鍵性的,。
　　降低成本的路徑
　　對于OEM和服務(wù)供應(yīng)商來講，為了保持競爭力,，最終產(chǎn)品的成本比靈活性更重要,。在樣機(jī)設(shè)計階段選擇正確的硬件平臺，為生產(chǎn)制造提供無縫降低成本的路徑,，這會節(jié)省上百萬工程成本,。否則，需要重新設(shè)計系統(tǒng),。
　　系統(tǒng)結(jié)構(gòu)的邏輯任務(wù)分配
　　控制,、信號處理和數(shù)據(jù)通路運行構(gòu)成無線基站中處理負(fù)載的主體。實現(xiàn)這些功能的最通用方法是采用微控制器(MCU),、FPGA和可編程DSP的組合,。MCU控制系統(tǒng)、而FPGA和DSP控制數(shù)據(jù)流處理,。DSP軟件實現(xiàn)系統(tǒng)的輕載處理要求和定向控制任務(wù),。重載最好的實現(xiàn)方法是用FPGA，因為FPGA具有很強的并行處理能力,。
　　組合的DSP和FPGA確保整個系統(tǒng)的靈活性,，并提供重新可編程性以確定系統(tǒng)缺陷，而且支持不同的標(biāo)準(zhǔn),。DSP和FPGA之間的分配策略依賴于處理要求,、系統(tǒng)帶寬、系統(tǒng)配置,、發(fā)射和接收天線數(shù),。圖1示出OFDMA基系統(tǒng)(如WiMAX或LTE)中基帶物理層(PHY)功能的典型DSP/FPGA分配。
                   

                       圖1 OFDMA系統(tǒng)中DSP/FPGA分配
　　包含先進(jìn)的多天線技術(shù),，這類系統(tǒng)所提供的吞吐量可達(dá)到75~100MPS,?；鶐HY功能可大致分為位級(bit-level)處理和符號級(Symbol-level)處理功能。
　　位級處理
　　位級處理單元包括發(fā)射端的隨機(jī)化,、前向糾錯(FEC),、到四相相移鍵控(QPSK)和正交調(diào)幅(QAM)功能的交織和變換。相應(yīng)的接收處理位級單元包括符號解變換,、解交織、FEC解碼和解隨機(jī)性,。
　　除FEC譯碼外的所有位級功能都是相當(dāng)簡單的,，而且計算不是密集的。例如,，隨機(jī)性包含數(shù)據(jù)位的模2加法(借助簡單偽隨機(jī)二進(jìn)制時序產(chǎn)生器輸出),。盡管FPGA比固定總線寬度的DSP能為位級處理提供更大的靈活性。但是,，低計算復(fù)雜性允許DSP處理這些功能,。相比，F(xiàn)EC譯碼包括Viterbi譯碼,、Turbo卷積譯碼,、Turbo乘積譯碼和LDPC譯碼是計算密集的，而且DSP處理時會消耗有效帶寬,。
　　FPGA廣泛用于卸載這些功能,。同樣FPGA也可用到MAC層的接口，以實現(xiàn)一定的較低MAC功能(如加密/解密和鑒別),。
　　符號級處理
　　OFDMA中的符號級功能包括子信道化和解子信道化,、信道判斷、均衡和循環(huán)前綴插入以及消除功能,。時間—頻率變換和頻率—時間變換,，分別用于FFT和IFFT實現(xiàn)。
　　信道判斷和均衡可以離線執(zhí)行,，這涉及更多有關(guān)控制算法,，適合用DSP實現(xiàn)。相反,，F(xiàn)FT和IFFT功能是規(guī)則的數(shù)據(jù)通路功能,，這包括非常高速下的復(fù)雜乘法，適合于用FPGA實現(xiàn),。
　　圖2示出包含在高端FPGA(Altera公司StratixⅡ器件)內(nèi)的嵌入式DSP單元,。DSP處理器通常有多達(dá)8個專用乘法器，而StratixⅡ器件有多達(dá)384專用乘法器,，提供的吞吐量高達(dá)346GMAC,，這比現(xiàn)有的DSP高出一個量級,。
                              

                  圖2 FPGA中的嵌入式DSP單元
　　當(dāng)基站采用先進(jìn)的多天線技術(shù)(如空時編碼STC，聚束和MIMO方法),，F(xiàn)PGA和DSP間信號處理能力的巨大差別更加明顯,。OFDM-MIMO組合被廣泛認(rèn)為是現(xiàn)在和將來WiMAX和LTE無線系統(tǒng)較高數(shù)據(jù)率的關(guān)鍵促進(jìn)因素。
　　圖1示出應(yīng)用在基站中的多發(fā)送和接收天線,。在這種配置中,，對于每個天線流的符號處理是單獨實現(xiàn)，在MIMO譯碼執(zhí)行前產(chǎn)生單個位級數(shù)據(jù)流,。在串行狀態(tài)用DSP實現(xiàn)操作時,，符號級復(fù)雜性隨天線數(shù)線性增加。例如,，用兩個發(fā)送和兩個接收天線時,，F(xiàn)FT和IFFT功能消耗1GHz DSP近60%(假設(shè)變換大小是2048點)。相反,，用FPG實現(xiàn)多天線基計算是非常有效的,。FPGA提供并行處理和時間多路轉(zhuǎn)換來自多路天線間數(shù)據(jù)。
　　多天線方法提供較高的數(shù)據(jù)率,、陣列增益,、分集增益和同信道干擾抑制。聚束和空間多路傳輸MIMO技術(shù)也是計算密集的,，涉及矩陣分解和相乘,。特別的Cholesky分解，QR分解和奇異值分解功能通常是解線性方程組,。當(dāng)這些功能很快用盡DSP能力時,，而FPGA很適合實現(xiàn)這些功能。利用FPGA的并行性,，采用更加成效的心縮式陣列結(jié)構(gòu)方案,。
　　數(shù)字IF處理
　　圖3示出來自基帶信道極的數(shù)據(jù)，送到RF板進(jìn)行數(shù)字中頻處理,，包括數(shù)字上變頻(DUC),、CFR和DPD。數(shù)字IF擴(kuò)展了基帶域到天線范圍之外的數(shù)字信號處理,。這增加了系統(tǒng)靈活性,，并降低了制造成本。此外,，數(shù)字頻率變換比傳流的模擬技術(shù),，能提供更大的靈活性和更高的性能(在衰減和選擇性方面)。
                        

                     圖3 數(shù)字RF處理功能
　　需要CFR和DPD功能來改善用在基站中放大器效率。這些功能也有助于大大降低RF板的總成本,。CFR和DPD包含復(fù)雜的乘法,，取樣率可高達(dá)100MSPS以上。類似于DUC,，在接收端需要數(shù)字下變頻(DDC)把IF頻率變?yōu)榛l,。DUC和DDC都采用復(fù)雜的濾波器結(jié)構(gòu)，包括有限脈沖響應(yīng)(FIR)和級聯(lián)積分梳狀(CIC)濾波器,。先進(jìn)的FPGA提供運行速度高達(dá)350MHz的數(shù)百個18×18乘法器,。這不僅提供并行處理多信道的平臺，而且也是一個經(jīng)濟(jì)集成單芯片方案,。
　　有效的設(shè)計方法
　　隨著標(biāo)準(zhǔn)的穩(wěn)定,，對基站靈活性的要求將降低，而成本變?yōu)橐粋€主要的成功因素,。選擇FPGA將會大大地節(jié)省成本。
　　混合FPGA/DSP基平臺,，為無線基站提供一種有效的設(shè)計方法,。產(chǎn)品成功的關(guān)鍵是根據(jù)系統(tǒng)吞吐量要求和成本考慮在FPGA和DSP之間進(jìn)行合理分配。這將保證產(chǎn)品最終不僅僅只是可縮放的和經(jīng)濟(jì)的,，而且靈活,、可配置適合多個標(biāo)準(zhǔn)。