隨著集成電路規(guī)模的發(fā)展,，電子設備的體積、重量和功耗越來越小,，這對電源電路的集成化,、小型化及電源管理性能提出了越來越高的要求。而隨著片上系統(tǒng)（SOC）的不斷發(fā)展,，單片集成的LDO線性穩(wěn)壓器的應用也越來越廣泛[1],。對于片內(nèi)的LDO，最擔心的是寄生電容過大引起不穩(wěn)定,，論文針對片內(nèi)應用而設計的這款LDO,，能保證在uF級別的寄生電容范圍內(nèi)都可以正常工作，畢竟寄生電容再大也不至于是μF級別的,。功耗是LDO線性穩(wěn)壓器的重要指標之一,，一般的LDO功耗都在幾十μA以上，例如文獻[2]中電路的靜態(tài)電流為38μA,，文獻[3]中靜態(tài)功耗高達65μA,，而本文的靜態(tài)功耗做到10μA左右，不僅功耗低,，本文中第二級靠電阻的電流關系提供了一個小增益級,，并且提高了整個LDO的帶寬。

2 LDO電路組成原理與關鍵模塊設計

2.1 電路基本工作原理

圖1是LDO線性穩(wěn)壓器的結(jié)構框圖,，由下面幾個部分組成：基準電壓源（Vref）,、誤差放大器,、同相放大器、反饋電阻網(wǎng)絡,、調(diào)整管等,。其中基準電壓源輸出參考電壓Vref，要求它精度高,，溫漂小,。誤差放大器將輸出反饋回來的電壓與基準電壓Vref進行比較，并放大其差值,，其經(jīng)過同相放大器來控制調(diào)整功率管的狀態(tài),，因而使輸出穩(wěn)定。在這里C1是前饋電容,，可以提高負載調(diào)整率,，并增加了一個左零點補償，Cff提供一個零點補償,。第一級放大器就是一個差分對,，和大多數(shù)誤差放大器結(jié)構一樣，第二級為同相放大級,，靠電阻的電流關系提供一個小增益級,，并控制帶寬。相對于普通結(jié)構而言的,，如果靠運放直接驅(qū)動功率管,，那帶寬就被功率管的寄生電容和運放輸出阻抗和增益決定了，而這個結(jié)構的增益和輸出阻抗,，相比運放小很多,，帶寬自然就提高很多。表1為該LDO的主要設計參數(shù)和性能指標,。

低功耗寬頻帶LDO線性穩(wěn)壓電路設計" src="http://files.chinaaet.com/images/20110805/020e8ae3-e890-490b-8365-faaccfffe993.jpg" />
圖1 LDO線性穩(wěn)壓器結(jié)構示意圖

表1 LDO的設計參數(shù)和性能指標

2.2 電路組成與設計

（1）調(diào)整管結(jié)構設計：MOS型線性穩(wěn)壓器的調(diào)整管是電壓驅(qū)動的,，能大大降低器件消耗的靜態(tài)電流，而且其較小的導通阻抗使得漏失電壓也比較低,，從而提高了電源的轉(zhuǎn)換效率[4],。根據(jù)調(diào)整管的平方率關系式以及設計指標Vdropout≈200mV，可以計算出調(diào)整管的寬長比,，結(jié)合調(diào)整管的柵極寄生電容以及工藝的要求,，在重載情況下考慮調(diào)整管需工作在線性區(qū)，將調(diào)整管的寬長設計為：W=6000μm,，L=0.5μm,。

（2）電阻R1與R2選擇：輸出電壓由反饋網(wǎng)絡決定，根據(jù)VOUT=VREF[（R1+R2）/R1],，當選定的VREF=1.25V,，R1=625KΩ,，那么R2=625KΩ。

2.3 誤差放大器（EA）設計

誤差放大器電路原理圖如圖2所示,。對該EA部分功耗（3μA）以及低的失調(diào)電壓的要求，根據(jù)σ2（VT）=A2VT/WL+S2VTD2以及MOS管的平方率關系[5],，設計出各MOS管的尺寸,，M1和M2的寬長比為41/2，M3和M4的寬長比為4/1,，M5和M6的寬長比為2/1,，我們這里取W1=W2=82μm，L1=L2=4μm,；W3=W4=12μm,，L3=L4=3μm；W5=W6=8μm,，L5=L6=4μm,。實際上，在EA這部分為了讓這一級增益Ger不小于10dB且保證有足夠的相位裕度,，將反饋電容CFF設計為20.8pF,，把C1設計為1.5pF。該部分的仿真結(jié)果如圖3所示,。結(jié)果表明,，該設計在保證穩(wěn)定的前提下Ger為11dB[6]。

圖2 EA與反饋網(wǎng)絡

    
圖3 EA的環(huán)路增益

2.4 同相放大器設計

同相放大器電路結(jié)構如圖4所示,。這一級主要是獲得整個環(huán)路最大的增益Gnon- inv=25dB~30dB,。

圖4 同相放大器結(jié)構

為保證低功耗的前提下I1設為5μA，I2設為3μA,，在小的偏置電流以及較大的負載的情況下為了保證能得到不小于25dB的增益,，把RF設計為500K。由于同相放大器的增益隨負載的增加而減小,，在設計中需要適當增加偏置電流I1 和增加RF的值[7],。而帶寬受M2的跨導和調(diào)整管的W/L的影響，需要增加M2的W/L以及偏置電流I2,。圖中M1的寬長比為4/1,，這里取W1=30μm，L1=3μm,，M2的寬長比為110/1,，取W2=110μm，L2=1μm,。仿真結(jié)果如圖5所示,。

    
圖5 同相放大器的增益

3 LDO整體仿真結(jié)果與討論

我們基于HHNEC 0.35um BCD工藝下,，采用cadence和Hspice仿真軟件對整體電路做仿真，如圖6所示為LDO環(huán)路穩(wěn)定性仿真曲線,。

（a）負載電流為50mA仿真曲線

（b）負載電流為0時仿真曲線
圖6 LDO環(huán)路穩(wěn)定性仿真曲線

（a）圖為負載電流為50mA時,，LDO環(huán)路增益為50dB、單位增益帶寬為470KHZ,、相位裕度為74degree,。（b）圖為負載電流為0時，LDO環(huán)路增益為63dB,、單位增益帶寬為1KHZ,、相位裕度為87degree。圖7給出了該LDO的線性調(diào)整率曲線,，仿真條件為C L=1μF,，由仿真曲線可以看出該LDO的線性調(diào)整率為：

圖7 CL=1μF線性調(diào)整率曲線

圖8給出了該LDO的負載調(diào)整率曲線，仿真條件為CL=1μF,，由仿真曲線可以看出該LDO的負載調(diào)整率為：

圖8 CL=1μF負載調(diào)整率曲線

圖9給出了該LDO的電源抑制比仿真曲線,，仿真條件為IL=1mA。從該曲線可以看出,，該LDO的PSRR在1KHZ時為- 60dB,。

圖9 電源抑制比仿真曲線

4 結(jié)論

本文提出的這款LDO線性穩(wěn)壓器，能保證在μF級別的寄生電容范圍內(nèi)都可以正常工作,。

該LDO的靜態(tài)電流低至10μA,，文中同相放大器的引入，提高了整個LDO的帶寬,。從仿真結(jié)果可以看出,，在負載電流Iload=50mA時，帶寬為470KHz,。

該LDO其它各方面指標都滿足設計要求,。

參考文獻

[1] LAMY，KI W·A 0.9V 0.35um adaptively biasedCMOS LDO regulator with fast transient response [C]// Proc of ISSCC Dig Tech?? San Francisco,，CA,，USA，2008: 442- 443.
     [2] Robert J Milliken,，Jose Silva.Martinez,，EdgarSanchez- Sinencio.Full On- Chip CMOS Low DropoutVoltage Regulator [J].IEEE Transactions on Circuitsand Systems，2007,，54（9）：1879- 1890.
     [3] Chua.Chin Wang,，Chi- Chun Huang，Tzung- JeLee，et al.A Linear LDO Regulator with ModifiedNMCF Frequency Compensation Independent ofOff- chip Capacitor and ESR [A].IEEE Asia PacificConference on Circuits and Systems[C].2006,，12：880- 883.
     [4] 畢查德·拉扎維,，模擬CMOS 集成電路設計[M].陳貴燦，程軍,，張瑞智,。西安：西安交通大學出版社，2005: 1- 18
     [5] [美] Razavi B. Design o f Analog CMOS IntegratedCircuits [M]. 北京：清華大學出版社,，2003: 9- 20.
     [6] 吳曉波,，李凱，嚴曉浪,。高性能低壓差性穩(wěn)壓器的研究與設計。微電子學,，2006,，36（3）：347- 351
     [7] 楊錦文，馮全源,?；谇度胧矫芾昭a償技術的LDO 放大器設計。2006,，23（3）：198- 200

作者：潘希武 湖北大學   來源：維庫