《電子技術應用》
您所在的位置：首頁 > 可編程邏輯 > 設計應用 > 基于FPGA+ARM的高速計算機屏幕信息記錄系統(tǒng)
基于FPGA+ARM的高速計算機屏幕信息記錄系統(tǒng)
來源：電子技術應用2011年第6期
孫紅亮1,，唐艷發(fā)1，梁春鋒2,，吳 彪2，張 利2
（1.清華大學 微電子所，北京100084,； 2.清華大學 電子工程系，北京100084）
摘要： 介紹一種自主研發(fā)的高速計算機屏幕信息記錄系統(tǒng),。該系統(tǒng)支持VGA/DVI輸入,，支持SVGA,、XGA、SXGA,、UXGA等多種計算機屏幕分辨率圖像的連續(xù)壓縮和存儲,。實驗表明，本系統(tǒng)的單幀圖像壓縮性能接近JPEG2000標準,，PSNR值優(yōu)于JPEG標準,。
中圖分類號： TN409；TP302
文獻標識碼： B
文章編號： 0258-7998(2011)06-0038-03
High speed computer screen recorder system based on FPGA+ARM
Sun Hongliang1,，Tang Yanfa1,，Liang Chunfeng2，Wu Biao2,，Zhang Li2
1.Institute of Microelectronics, Tsinghua University, Beijing 100084,，China； 2.Department of Electronic Engineering, Tsinghua University, Beijing 100084,，China
Abstract： A high speed computer screen recorder system based on FPGA+ARM is introduced in this paper. This system could support image signal from both DVI and VGA interface, and compress computer screen images with common resolutions, like SVGA, XGA, SXGA and UXGA. The experimental results show that the compression quality(PSNR) of this system could approach JEPG2000 standard and far better than JPEG standard.
Key words : FPGA,；ARM；computer screen,；image compression,；wavelet transform


　隨著計算機應用越來越廣泛，越來越多的重要信息需要由計算機屏幕顯示,，因此對計算機屏幕記錄的需求越來越迫切,。同時， 伴隨著顯示器的高速發(fā)展,，計算機屏幕分辨率日益增大,，需要記錄的圖像分辨率也逐漸增大，因此,，對能夠記錄計算機屏幕信息的設備需要日益增長,。目前的圖像壓縮存儲方案大都無法支持高分辨率圖像，如ADI公司推出的圖像壓縮芯片ADV212[1],，該芯片支持的最大分辨率為1 024×1 024,，無法滿足SXGA(1 280×1 024)或更高的圖像分辨率。另外,，在一些DSP解決方案中,，因為DSP接口不靈活以及DSP本身處理能力的限制，很難支持高分辨圖像壓縮,。
    本設計開發(fā)出了一套基于雙FPGA+ARM架構的高速計算機屏幕圖像壓縮系統(tǒng),。系統(tǒng)通過對圖像壓縮系統(tǒng)任務的劃分，利用FPGA的并行計算能力和靈活的編程方式，完成圖像壓縮算法,。對于壓縮后的碼流,，系統(tǒng)采用ARM管理，基于linux的嵌入式ARM系統(tǒng)能夠以文件的形式存儲碼流,，另外,，ARM對網絡和音頻常用設備能方便地管理。系統(tǒng)支持主流接口（VGA,，DVI）,，壓縮后的碼流可以存儲在本地硬盤，也可以通過網絡發(fā)送到遠端服務器,。雙FPGA的設計對計算機屏幕圖像壓縮更為方便,，原始圖像經過前端預處理FPGA進行幀間檢測，以決定該幀圖像進入主FPGA的壓縮模式,，主FPGA為核心壓縮引擎,，負責完成高速圖像壓縮算法。
1 系統(tǒng)架構與實現
    系統(tǒng)整體架構如圖1所示,，采用雙FPGA+ARM架構,，主要包括圖像前端預處理、圖像壓縮模塊和碼流管理部分,。

 

 

    前面一塊FPGA完成前端預處理,，如分辨率檢測、色彩轉換和圖像分析等功能,；后面一塊FPGA用來實現圖像實時壓縮,，其中ARM對系統(tǒng)進行管理，如壓縮后碼流管理,、網絡管理和音頻錄制等,。
1.1 預處理模塊
    本系統(tǒng)同時支持VGA、DVI兩種主流顯卡接口,。采用AD9888[2]作為視頻模數轉換器,，TI公司的TFP403[3]為DVI接收芯片。Xilinx公司Virtex4[4]（XC4VLX40）完成圖像預處理,，主要包括圖像數據的采集,、色彩空間轉換和幀間檢測。前端處理模塊如圖2所示,。

1.1.1 圖像數據采集
    預處理FPGA接收到的圖像數據為接口芯片送來的圖像數據,，包括像素時鐘信號(PCLK)、場同步信號(VSYNC),、行同步信號（HSYNC）以及數據信號（R[7:0],，G[7:0],，B[7:0]）,。圖像數據的采集包括判斷圖像分辨率和提取圖像數據兩個步驟,。
    當前的計算機屏幕分辨率很多，工業(yè)VGA標準規(guī)定了各種分辨率的像素時鐘及場,、行同步信號時序,，根據相鄰場同步信號（VSYNC）之間行同步信號（HSYNC）數目，以及相鄰行同步信號(HSYNC)之間像素時鐘(PCLK)數目識別VGA信號分辨率,。根據場同步信號（VSYNC）和行同步信號（HSYNC）提出圖像數據,。
1.1.2 色彩空間轉換
    VGA輸出為RGB信號，而人眼對圖像的亮度分量更為敏感,，所以,，對圖像數據進行色彩空間轉換，將RGB信號轉換為YUV信號,，轉換公式：
 
    系統(tǒng)實現時采用4:2:2采樣模式,，FPGA采用定點化處理后，得到亮度分量Y 和色度分量UV,。
1.1.3 幀間檢測
    幀間檢測的核心思想是對比相鄰兩幀圖像,，判斷每個像素點是否變化。以3×3的塊為判斷單元,，如果有變化則將該像素位置和像素值都存起來,；如果沒有變化則不傳輸這些信息。當得到了一個4×4的塊以后把這個16個點的信息作為一個整體傳給后面的模塊,，然后統(tǒng)計1幀圖像總的碼流大小,。如果該值低于一個設定的閾值，則認為當前幀沒有變化,，直接傳當前幀變化部分的像素和位置信息到后面的碼流整理模塊,；如果統(tǒng)計后碼流的大小大于設定的閾值，則將當前幀送入LX100中進行壓縮,。
1.2 圖像壓縮模塊
    圖像壓縮為系統(tǒng)核心模塊,，該壓縮引擎包括小波變換和熵編碼，算法全部由系統(tǒng)主FPGA完成,。該FPGA芯片選用Xilinx公司的Virtex4[4]系列FPGA(XC4VLX160),。圖像壓縮引擎結構如圖3。

    在系統(tǒng)算法設計中,，圖像小波變換采用了基于離散小波變換的空間推舉算法（SCLA）[5],。不同于傳統(tǒng)的離散小波變換(DWT)，SCLA對行與列同時進行變換,，其乘法次數是小波變換算法中最少的,，而重建圖像質量也很高,，PSNR值優(yōu)于JPEG，接近JPEG2000,。編碼算法采用了改進的無鏈表零樹編碼算法(SLC),，該算法綜合了多層次零樹編碼算法(SPIHT[6])和無鏈表零樹編碼(LZC[7])的特點，在性能上優(yōu)于LZC,，逼近SPIHT,，而且易于硬件實現。
    系統(tǒng)的架構由FPGA和兩片外部SDRAM實現,。SDRAM用于緩存小波變換后的小波系數,。FPGA完成小波變換算法SCLA和熵編碼算法SLC。SCLA算法由5個流水線小波濾波器完成,，每個濾波器完成一層小波分解,，而小波分解運算需要乘法器，在FPGA芯片選型時,，根據小波濾波器中需要乘法器的個數選擇FPGA,。在本系統(tǒng)中，5個流水的小波濾波器包括36個乘法器,，對于亮度分量Y和色度分量UV兩路數據并行處理,，則需要72個乘法器，而在Virtex4系列FPGA（XC4VLX160）中有96個DSP單元,。由小波變換得到小波系數,，系統(tǒng)設計時采用2片外部SDRAM和FPGA片內SRAM結合的方法緩存小波系數。對于亮度分量Y和色度分量UV兩路數據并行處理以提高系統(tǒng)吞吐量,，SDRAM1和SDRAM2分量用來緩存Y和UV的小波系數,。熵編碼算法SLC負責對小波系數編碼，該算法以一棵小波樹為基本處理單元,，即當前端小波系數構成一棵小波樹時,，熵編碼模塊便啟動編碼，從而完成一幀圖像所有小波樹的編碼,。
1.3 碼流管理模塊
    對于圖像經過FPGA壓縮后的碼流,，系統(tǒng)采用ARM芯片進行管理，該芯片為Cirrus Logic公司的工業(yè)級嵌入式處理器EP9315[8],。該處理器具有ARM920T核,，最高主頻達200 MHz，并具有豐富的外圍接口,，包括網絡,、USB、音頻等,。FPGA和ARM之間通信由I2C總線完成,，當FPGA完成一幀圖像壓縮后,，通過FPGA的GPIO發(fā)送一個終端信號給ARM，并準備好一幀碼流長度等信息,。ARM中斷服務程序響應該中斷,，通過I2C接口讀走碼流長度，通過映射SRAM的方式從FPGA讀取壓縮碼流到ARM內存,，然后以文件的形式存儲碼流到本地硬盤,，或者通過網絡發(fā)送到遠端服務器,。
2 實驗結果與性能
2.1 算法性能驗證
    系統(tǒng)設計初期,，用軟件對算法的性能進行了驗證。在PC上對一組Lena等標準圖像進行壓縮,，得到不同的重建圖像,，對重建圖像求解PSNR值，式(2)為PSNR計算公式,。其中Mean Square Error(MSE)表示原始圖像和重建圖像對應像素的均方誤差值,。

    表1為本系統(tǒng)采用算法與JPEG及JPEG2000對標準圖像壓縮后重建圖像的PSNR比較。從表中可以看出,，本系統(tǒng)采用算法遠優(yōu)于JPEG,，接近JPEG2000。PSNR值的比較以壓縮比（對應表中Bitrate）為基準,，即在相同壓縮比的情況下對比PSNR值,。

2.2 硬件實現和硬件壓縮
    硬件系統(tǒng)電路板采用10層板制作工藝，電路板面積為30.8 cm×16.7 cm,，在100 MHz工作頻率下對系統(tǒng)測試,，結果表明系統(tǒng)工作穩(wěn)定。表2為系統(tǒng)對1 600×1 200,、1 280×1 024和1 024×768三種常見分辨率的計算機屏幕進行的記錄,，記錄的圖像源采用了各類計算機屏幕常見圖像，如Word文檔,、PPT文件,、動態(tài)雷達圖像和一段視頻。其中,，PPT的平均翻頁速度為60 s,。由表2可以看出，系統(tǒng)對于Word文檔,、PPT文檔等只有局部變化的圖像能夠達到非常高的壓縮比,，壓縮幀率約為60幀/s。

    本文結合應用提出圖像壓縮算,，以FPGA為核心計算平臺,，設計了一套計算機屏幕圖像記錄系統(tǒng),。系統(tǒng)實現了對1 280×1 024×24 bit圖像每秒記錄27幀，對1 600×1 200×24 bit圖像每秒記錄17幀,，對PPT,、Word文檔等只有局部變化的屏幕圖像每秒可記錄60幀，且壓縮后重建圖像質量優(yōu)于JPEG,，與JPEG2000接近,。同時，對于壓縮后的碼流,，系統(tǒng)采用ARM以文件的方式管理,，有利于碼流本地存儲以及通過網絡傳輸等靈活的應用。另外,，系統(tǒng)支持多種輸入接口,，提高了硬件系統(tǒng)的靈活性，具有廣闊的應用前景,。
參考文獻
[1] Analog Devices Corporation.JEPG2000 video codec ADV212  [EB/OL].[2010-02-26].http://www.analog.com/static/imported-files/data_sheets/ADV212.pdf.
[2] Analog Devices,，Inc.AD9888-100/140/170/205MSPS analog flat panel interface[EB/OL].[2010-02-26].http://data.eeworld.com.cn/pdf/68311_AD_AD9888.pdf.
[3] Texas Instruments，Inc.TFP403-TI panelbus digital
     receiver[EB/OL].[2010-02-26].http://focus.ti.com/lit/ds/  symlink/tfp403.pdf.
[4] Xilinx,，Inc.Virtex-4 family overview[EB/OL].[2010-02-26].http://www.xilinx.com/support/documentation/data_sheets/ds112.pdf.
[5] MENG H,，WANG Z.Fast spatial combinative lifting algorithm of wavelet transform using the 9/7 filter for  image block compression.Electron.Lett.，2000,，36(21).
[6] SAID A,，PEARLMAN W A.A new，fast,，and efficient
     image codec based on set partitioning in hierarchical trees. IEEE Trans.CVST,，1996，6(3)：243-250.
[7] LIN Wen Kuo,，BURGESS?。?Listless zerotree coding for color images.Conference Record of the Asilomar Conference on Signals.Systems & Computers，v1,，1998：231-235.
[8] Cirrus Logic,，Inc.DS631UM1.EP9315 user’s guide[EB/OL].  [2010-02-26].http://www.cirrus.com/en/pubs/manual/EP93xx_Users_Guide_UM1.pdf.

此內容為AET網站原創(chuàng)，未經授權禁止轉載,。