隨著去年FPGA率先宣布進入28nm工藝節(jié)點開始，28nmFPGA的舞臺就沒有冷場過，其量產(chǎn)也指日可待,，而這一切都離不開“創(chuàng)新”的主旨在發(fā)揮能效,。隨著FPGA與ARM核、MIPS核等的融合之勢不斷增強,，F(xiàn)PGA在嵌入式市場將開始新的“攻城略地”。
創(chuàng)新技術(shù)引領(lǐng)
28nm工藝使FPGA進一步縮小了與專用芯片(ASSP)和定制芯片(ASIC)在價格和性能上的差距，市場競爭將不斷地從FPGA廠商之間的競爭,，演變成FPGA廠商與ASSP、ASIC廠家之間的競爭,。而這一切不只仰賴于工藝的進步,，與其相生相隨的是創(chuàng)新技術(shù)使其“錦上添花”。
賽靈思公司亞太區(qū)銷售與市場副總裁楊飛對《中國電子報》記者介紹,，賽靈思不僅在今年3月就發(fā)布了28nmFPGA,，同時還是全球首家把堆疊硅片互聯(lián)技術(shù)用到FPGA中的公司，這一創(chuàng)新的意義重大,。他進一步解釋,，若只是根據(jù)摩爾定律，那么28nm只能夠做到120萬邏輯單元的密度,，但通過這一技術(shù),，可把FPGA提升到200萬個邏輯單元的規(guī)模，這樣可進一步拓展FPGA的應用領(lǐng)域,。此外,，在28nm之后的工藝節(jié)點，存儲和模擬部分將更難實現(xiàn),，采用此類堆疊的方式將成為提高良率,、優(yōu)化成本的有效途徑之一。“賽靈思的另一大創(chuàng)新是所有基于28nm的7系列器件均采用統(tǒng)一架構(gòu),，以相同的架構(gòu)構(gòu)建塊按不同比例組合,，并針對不同應用進行了優(yōu)化，能滿足從最低到最高器件密度和功能需求,。”楊飛接著表示,，“統(tǒng)一架構(gòu)提供了可擴展性，提高了生產(chǎn)率,，使得客戶可以最大限度地減少重新編碼,、重新仿真的工作。”
而Altera在40nm系列產(chǎn)品大獲成功的基礎上,，其28nm系列產(chǎn)品亦實現(xiàn)了多種創(chuàng)新,。例如28Gbps收發(fā)器、部分可重配功能、嵌入式Hardcopy模塊等,，極大地擴展了28nm FPGA的密度和I/O性能,。Altera亞太區(qū)高級市場經(jīng)理羅嘉鸞介紹，28Gbps收發(fā)器將幫助用戶實現(xiàn)單片400G系統(tǒng)等下一代設計,，而不需要采用昂貴的外部元件,。而嵌入式HardCopy模塊可用于實現(xiàn)增強標準或者需要大量邏輯的功能，例如接口協(xié)議,、專用功能和專業(yè)定制IP等,，從而幫助用戶縮短設計面市時間。
而利用部分重新配置功能,，設計人員無需關(guān)斷系統(tǒng)就可實現(xiàn)部分FPGA邏輯的重新配置,，不但降低了功耗和成本，而且還有效地提高了邏輯密度,。對于Altera而言,，這一創(chuàng)新使其能夠面向特定市場迅速開發(fā)不同型號的各種產(chǎn)品。
而在FPGA市場走中低端路線的萊迪思公司卻在架構(gòu)上大做文章,。“對于中端和低密度器件,，65nm仍然是最常見的工藝節(jié)點，架構(gòu)的決策比工藝節(jié)點更重要,。在不犧牲性能的情況下,，降低成本和功耗是由架構(gòu)決定的。由于設計決策和使用技術(shù),，我們的65nm LatticeECP3只有競爭對手40nm器件價格和功耗的一半,。”萊迪思企業(yè)營銷副總裁及幕僚長Douglas Hunter進一步指出：“隨著時間的推移，萊迪思將轉(zhuǎn)移到更小的工藝節(jié)點,，但時間將取決于客戶的需求。”
需要指出的是,，專注于SRAM技術(shù)的FPGA已挺進28nm時代,，而快閃FPGA技術(shù)即將進入65nm時代，這是兩種截然不同的FPGA創(chuàng)新方向,。唯一開發(fā)快閃FPGA技術(shù)的美高森美SoC產(chǎn)品部陸地產(chǎn)品副總裁Rich Kapusta提到,，使用快閃技術(shù)的主要創(chuàng)新優(yōu)勢表現(xiàn)在高安全性、高可靠性,、低功耗和高集成度等方面,，使用快閃技術(shù)使得美高森美成為這些性能方面的領(lǐng)先者。
SoC FPGA時代加速前行
隨著集成密度的提高,，F(xiàn)PGA廠商在相關(guān)產(chǎn)品里先后推出了帶ARM核的FPGA,，使得SoC第一次在FPGA上得以真正實現(xiàn)，SoC FPGA時代已經(jīng)來臨，F(xiàn)PGA巨頭也在不遺余力地大顯身手,。
最近,，賽靈思推出了將FPGA與ARM核集成的可擴展平臺“Zynq系列”。賽靈思亞太區(qū)銷售及市場總監(jiān)張宇清介紹,，Zynq系列帶了760個DSP引擎,，性能超過910GMAC。并且FPGA跟ARM的連接架構(gòu)專門采用處理器與FPGA定制的標準架構(gòu),，這一架構(gòu)的優(yōu)勢體現(xiàn)在可實現(xiàn)3000個內(nèi)部互連,，帶寬可達到100Gbps。他進一步指出,，集成與分立的優(yōu)勢在于分立的FPGA和ARM的互連,，其管腳非常有限，最多可解決1300個管腳,。以前FPGA是硬件可編程,，有了Zynq系列，可通過ARM實現(xiàn)軟件編程,，因而Zynq系列將可廣泛應用于智能視頻監(jiān)控,、汽車駕駛員輔助系統(tǒng)、工控等,，此領(lǐng)域在2014年市場總值將達127億美元,。
在嵌入式系統(tǒng)上進行了多年的創(chuàng)新投入后，Altera已經(jīng)啟動了“嵌入式計劃”,，其目的是建立一個基于一種FPGA設計流程方法的多家供應商,、多CPU體系結(jié)構(gòu)SoC FPGA平臺。今年5月,，Altera,、MIPS以及SLS公司聯(lián)合發(fā)布MP32內(nèi)核，成為業(yè)界第一款基于MIPS的FPGA優(yōu)化軟核處理器,，目前醫(yī)療成像和通信市場的前沿企業(yè)已經(jīng)開始大批量采用MP32,。隨著這一嵌入式計劃的實施，F(xiàn)PGA會因與處理器的組合帶動而進入更多的應用領(lǐng)域,。
而美高森美SmartFusion cSoC是集成了FPGA,、Cortex-M3處理器和可編程模擬資源的器件，能夠?qū)崿F(xiàn)完全定制,、IP保護和易用性的優(yōu)勢,。在提供相較傳統(tǒng)固定功能微控制器更高的靈活性之余，更沒有在傳統(tǒng)FPGA上軟處理器內(nèi)核的高成本,。
對FPGA廠商而言,，進入嵌入式市場需要合作伙伴的全力支持，分銷商是關(guān)鍵的環(huán)節(jié)之一。安富利科匯中國區(qū)域總裁辜其秋就表示,，我們需要為客戶提供新的參考平臺,，同時需要緊密地保持和FPGA廠商的合作，確?？蛻裟軌虻谝粫r間得到最充分的技術(shù)支持和產(chǎn)品更新,。
多重方法提高設計便利性
雖然FPGA的性能已越來越接近ASIC，但其設計復雜度也在線性上升,，對整個開發(fā)流程以及設計方法學提出了更高的要求,。辜其秋指出，以前的設計可能只有1～2個時鐘域,，時鐘要求也不高,，編譯時間在30分鐘左右就能夠達到時序收斂，但是現(xiàn)代的設計往往采用一些大型芯片,，時鐘域或多達10個以上,。這種情況下，編譯時間,、時序收斂,、甚至布線的成功率都會成為很大的挑戰(zhàn)。因而,，F(xiàn)PGA公司不僅需要集成更強大的IP到器件中,，還要提供強大的設計工具。
FPGA廠商的選擇可謂“殊途同歸”,，通過收購和合作來使客戶的設計開發(fā)更快捷高效,。
Altera推出新一代系統(tǒng)集成工具Qsys。在成功的SOPC Builder基礎上,，Qsys實現(xiàn)了新的系統(tǒng)開發(fā)特性以及新的高性能互聯(lián),，它具有多層次設計，支持業(yè)界標準IP接口,，支持高效的設計重用等優(yōu)點,，這是突破性的改進。
賽靈思公司日前推出最新版 ISE 13.2設計套件,，為28nm 7系列產(chǎn)品提供支持。最新版ISE軟件增強了PlanAhead設計分析工具的功能,，不僅可提供部分重配置功能支持,，而且其前端到后端綜合項目管理環(huán)境可提高設計效率。楊飛表示,，傳統(tǒng)FPGA開發(fā)只能寫RTL代碼,，收購AutoESL公司后，可以用C語言來開發(fā)FPGA，這樣可在更大范圍推動更多的工程師來開發(fā)FPGA,，而不只局限于硬件工程師,。也就是說，整個FPGA開發(fā)周期會變得更短,，大大提升設計生產(chǎn)力,。
而萊迪思的新一代設計軟件Lattice Diamond幫助用戶在三個關(guān)鍵領(lǐng)域做了重點的改進：設計探索、易于使用以及改善設計流程,。
最近,，美高森美SoC產(chǎn)品部也宣布SmartFusion cSoC器件現(xiàn)在獲得FreeRTOSTM的支持，通過FreeRTOS,，產(chǎn)品開發(fā)人員獲得了更廣泛運行于SmartFusion cSoC的操作系統(tǒng)和通信協(xié)議選擇,，從而加速其工業(yè)和網(wǎng)絡應用設計。
當然,，設計工具離不開第三方工具商的支持,。北京阿爾戴信息技術(shù)有限公司(ALDEC)總裁白一波也指出，隨著芯片設計的規(guī)模越來越大,、邏輯越來越復雜,，要求工程師采用比以往任何時候更高層次的設計方法來進行設計，可編程芯片的軟件設計,、驗證等則需要越來越強大的第三方EDA工具的支持,。
需要強調(diào)的是，在整個設計里,，IP核會扮演越來越重要的角色,。隨著FPGA的功能和性能越來越強，基于IP核的設計將會逐漸成為今后FPGA設計的主流,。
