高精度的時(shí)間測(cè)量在高能粒子物理研究、深空通訊,、激光測(cè)距和物質(zhì)成分檢測(cè)等領(lǐng)域均有著廣泛的應(yīng)用,。而時(shí)間測(cè)量?jī)x器快速,、高精度,、高靈敏度的特點(diǎn)決定其必須具有高時(shí)間分辨率和高靈敏度的數(shù)據(jù)采集及處理設(shè)備，目前最常用的有數(shù)字信號(hào)中和器(Digital Signal Averager)和高精度的時(shí)間數(shù)字轉(zhuǎn)換器(Time-to-digital converter,，TDC),。其中TDC的原理是通過(guò)記錄一段時(shí)間內(nèi)離子脈沖信號(hào)相對(duì)于觸發(fā)信號(hào)(start)的到達(dá)時(shí)間和數(shù)量，繼而判定粒子的種類(lèi)及其含量,。
但是TDC的原理決定了其固有的缺陷-“測(cè)量死區(qū)”,，即當(dāng)有多個(gè)粒子同時(shí)到達(dá)時(shí)，前端儀器(如飛行時(shí)間質(zhì)譜儀)產(chǎn)生脈沖的幅度是與粒子的數(shù)量成正比的,，但是TDC的原理決定了其只認(rèn)為此時(shí)到達(dá)了一個(gè)粒子,，從而丟失了幅度信息。故利用TDC進(jìn)行定量分析時(shí),，就存在了“測(cè)量死區(qū)”,。而利用超高速數(shù)字信號(hào)中和器進(jìn)行測(cè)量時(shí)，由于可以同時(shí)采集到脈沖的幅度和時(shí)間信息,，故可以進(jìn)行高速,、高時(shí)間分辨率的定量分析。
本文主要介紹了一種高精度數(shù)字信號(hào)中和器的設(shè)計(jì)與實(shí)現(xiàn)方法,，其最小時(shí)間分辨率為333ps,，測(cè)量時(shí)間范圍為0～20μs，系統(tǒng)死時(shí)間<50ns,，并已在飛行時(shí)間質(zhì)譜儀器中得到應(yīng)用,。
1 總體結(jié)構(gòu)與基本工作原理
圖1所示為本系統(tǒng)整體硬件框圖,，數(shù)字信號(hào)中和器主要由前端信號(hào)調(diào)理模塊、射頻采集模塊,、高速時(shí)鐘產(chǎn)生模塊,、FPGA模塊、USB接口模塊等部分組成,。其中信號(hào)調(diào)理模塊主要由前置放大器ERA_1+和變壓器ADTL2_18組成,。射頻采集模塊主要由ADC08D1500及相關(guān)外圍電路組成。高速時(shí)鐘產(chǎn)生模塊由ADI公司的時(shí)鐘產(chǎn)生芯片AD9517-4組成,。數(shù)據(jù)處理及控制模塊由XILINX VIR-TEX-4 SX35 FPGA及相關(guān)外圍電路組成,。USB2．0傳輸及控制模塊由Cypress公司的CY7C68013及相關(guān)外圍電路組成。
本數(shù)字信號(hào)中和器具有內(nèi),、外觸發(fā)兩種工作模式,。在內(nèi)觸發(fā)工作模式下，由系統(tǒng)自身產(chǎn)生觸發(fā)(start)信號(hào),，并由觸發(fā)通道輸出電子引導(dǎo)脈沖信號(hào),，以引導(dǎo)質(zhì)譜儀前端設(shè)備。而在外觸發(fā)工作模式下,，系統(tǒng)采集外觸發(fā)信號(hào)的到達(dá)以作為轉(zhuǎn)換的開(kāi)始,。
當(dāng)射頻采集模塊工作在單邊沿采樣時(shí)，通道I和通道Q為獨(dú)立的stop信號(hào)采集通道,，最高采樣率為1．5GSPS,；當(dāng)射頻采集模塊工作在雙邊沿采樣時(shí)，通道I和通道Q只能有一個(gè)作為信號(hào)采集通道,，最高采樣率為3GSPS,。以外觸發(fā)、雙邊沿采樣工作模式為例,。觸發(fā)通道采集外部觸發(fā)信號(hào)以作為轉(zhuǎn)換的時(shí)間起點(diǎn),，脈沖輸入信號(hào)經(jīng)前置放大、電平轉(zhuǎn)換等信號(hào)調(diào)理后,，進(jìn)入射頻采集模塊,。在雙邊沿工作模式下，高速時(shí)鐘產(chǎn)生電路提供1．5GHz的采樣時(shí)鐘,，從而可以使射頻采集模塊的最高采樣率為3GSPS,。ADC采樣的結(jié)果分DI、DQ,、DID,、DQD4組8bit差分信號(hào)以DDR的形式傳至FPGA，每組差分信號(hào)的速度為375MHz,。FPGA啟動(dòng)相應(yīng)邏輯,，以50us為一周期,，連續(xù)采集1s，每周期內(nèi)持續(xù)采樣時(shí)間20us,。同時(shí)FPGA邏輯控制將不同周期內(nèi)相同時(shí)刻的采樣點(diǎn)對(duì)應(yīng)相加,，從而得到1s內(nèi)累加的質(zhì)譜圖。最后FPGA通過(guò)USB控制邏輯將包含脈沖數(shù)量和到達(dá)時(shí)間信息的質(zhì)譜圖通過(guò)USB2．0接口傳至PC以完成質(zhì)譜圖的繪制和后端信號(hào)處理,。由于射頻采集ADC的最高采樣速率為3GSPS,，即可達(dá)到333ps的時(shí)間分辨率。針對(duì)不同的應(yīng)用背景,，射頻采集模塊的時(shí)鐘頻率可調(diào),，調(diào)節(jié)范圍為500MHz～3GHz，即時(shí)間分辨率為333ps～2ns可調(diào),。
2 系統(tǒng)重要模塊設(shè)計(jì)與實(shí)現(xiàn)
2．1 前端信號(hào)調(diào)理模塊
在氣體行業(yè)檢測(cè)的應(yīng)用中,，飛行時(shí)間質(zhì)譜儀器中離子探測(cè)器的輸出信號(hào)一般為NIM信號(hào)，幅值在0～-100mv,，而超過(guò)此范圍的大信號(hào)通常為H2O+及OH+等飽和信號(hào),，對(duì)測(cè)量結(jié)果影響不大，故不予考慮,。由于輸入信號(hào)幅度較小,，為提高測(cè)量測(cè)量精度并充分利用ADC的量化范圍(650mV)，設(shè)計(jì)中在采集通道的信號(hào)調(diào)理模塊利用微波管Mini ERA_1+完成前置放大,。ERA_1+的3dB帶寬為DC～8GHz,，內(nèi)部與50歐傳輸線(xiàn)匹配，最大增益12dB,。同時(shí)，由于ADC08D1500要求差分輸入,，故信號(hào)調(diào)理模塊在前置放大后利用射頻變壓器Mini ADTL2_18完成單端信號(hào)到差分信號(hào)的轉(zhuǎn)換,。圖2所示為采集通道信號(hào)調(diào)理模塊結(jié)構(gòu)圖。
觸發(fā)通道和外時(shí)鐘輸入通道的信號(hào)調(diào)理模塊主要由雙向緩沖器及電平轉(zhuǎn)換芯片組成,，不再贅述,。
2．2 射頻采集模塊
在本系統(tǒng)的應(yīng)用背景中，輸入脈沖信號(hào)的最小時(shí)間間隔為400ps,，故要求射頻采集模塊的采樣間隔小于400ps,。設(shè)計(jì)中采用國(guó)家半導(dǎo)體公司的模數(shù)轉(zhuǎn)換器ADC08D1500來(lái)構(gòu)建射頻采集模塊，ADC08D1500為8bit雙通道超高速模數(shù)轉(zhuǎn)換器：在單邊沿采樣模式下,，最高采樣率為1.5GSPS,；在雙邊沿采樣(交錯(cuò)采樣)模式下，最高采樣率為3GSPS,，即時(shí)間分辨率為333ps,，滿(mǎn)足設(shè)計(jì)要求,。
2．3 高速時(shí)鐘產(chǎn)生模塊
為保證測(cè)量脈沖時(shí)間間隔的精度，射頻采集模塊需要一個(gè)高時(shí)間穩(wěn)定度,、最高頻率為1．5GHz的轉(zhuǎn)換時(shí)鐘,。為此，TDC選用集成鎖相環(huán)芯片AD9517-4來(lái)產(chǎn)生時(shí)鐘信號(hào),。AD9517-4是一個(gè)集成PLL頻率合成器與時(shí)鐘分配器,，時(shí)鐘穩(wěn)定度<20ppm。在本系統(tǒng)中AD9517-4的輸出頻率調(diào)節(jié)范圍為500MHz～1．5GHz,，對(duì)應(yīng)系統(tǒng)時(shí)間分辨率為333ps～2ns可調(diào),。
2．4 USB2．0模塊
為了降低數(shù)字信號(hào)中和器對(duì)PC硬件配置的要求和數(shù)字信號(hào)中和器本身的便攜性，設(shè)計(jì)中采用USB2．0接口來(lái)實(shí)現(xiàn)數(shù)字信號(hào)中和器與PC問(wèn)的數(shù)據(jù)傳輸,。在氣體檢測(cè)的應(yīng)用中,，飛行時(shí)間質(zhì)譜儀器中的離子飛行時(shí)間較短，每秒采樣的數(shù)據(jù)量較少(為幾十KHz),，而利用集成USB2．0控制芯片CY7C68013可實(shí)現(xiàn)最高為48Mbyte／s的數(shù)據(jù)傳輸速度,，故可以滿(mǎn)足傳輸速度的要求。
3 基于FPGA的數(shù)據(jù)處理
圖3所示為數(shù)字信號(hào)中和器的FPGA硬件算法設(shè)計(jì)框圖,。設(shè)計(jì)中將硬件程序劃分為AD采樣緩存單元,、累加器單元、存儲(chǔ)器控制單元,、USB控制單元,。
3．1 A／D采樣緩存單元
A／D采樣緩存單元控制外部A／D芯片，并實(shí)現(xiàn)內(nèi)部定時(shí),，每50us啟動(dòng)一次數(shù)據(jù)采集,，每次數(shù)據(jù)采集持續(xù)時(shí)間20μs。并將采樣數(shù)據(jù)存放在一深度為4的緩存中,，緩存中的數(shù)據(jù)由累加器單元進(jìn)行后續(xù)處理,。
3．2 累加器單元
圖4所示為累加器算法流程。當(dāng)A／D采樣緩存單元中的緩存有數(shù)據(jù)時(shí),，讀取緩存中數(shù)據(jù),，一次讀取32個(gè)采樣點(diǎn)，將采樣結(jié)果和存儲(chǔ)器中對(duì)應(yīng)地址的數(shù)據(jù)相加,，并將累加再次寫(xiě)入存儲(chǔ)器中的對(duì)應(yīng)地址,。
3．3 存儲(chǔ)器控制單元
圖5所示為存儲(chǔ)器算法流程。存儲(chǔ)器控制單元內(nèi)部包含了兩個(gè)存儲(chǔ)體,。任一時(shí)刻,，兩個(gè)存儲(chǔ)體分別由累加器單元控制，實(shí)現(xiàn)數(shù)據(jù)累加；或由USB控制單元控制,，將存儲(chǔ)體中的數(shù)據(jù)傳輸至上位機(jī),。由存儲(chǔ)器控制單元進(jìn)行控制，兩個(gè)存儲(chǔ)器進(jìn)行乒乓操作,，每秒進(jìn)行一次切換,，即每秒完成一濃累加循環(huán)。
3．4 USB控制單元
USB控制單元在每完成一秒的數(shù)據(jù)累加后,，啟動(dòng)一次數(shù)據(jù)傳輸,，數(shù)據(jù)傳輸就是由USB控制單元讀取存儲(chǔ)體中的計(jì)算結(jié)果，將結(jié)果寫(xiě)入U(xiǎn)SB控制器中,。并在讀取存儲(chǔ)體中數(shù)據(jù)的同時(shí),，將存儲(chǔ)體中的數(shù)據(jù)清0，為下一次數(shù)據(jù)累加做準(zhǔn)備,。
4 測(cè)試結(jié)果
本設(shè)計(jì)中射頻采集部分的采樣時(shí)鐘為1．5GHz,，故在交錯(cuò)采樣模式下，ADC的采樣率為3GSPS,。因而ADC的采樣間隔為1/3GSPS=333ps,，即時(shí)間間隔大于333ps的信號(hào)即可為系統(tǒng)所分辨，測(cè)量,。實(shí)際測(cè)試中采用延遲線(xiàn)測(cè)量法進(jìn)行時(shí)間分辨率的測(cè)試,。時(shí)間分辨率測(cè)試數(shù)據(jù)如表1所示。
設(shè)計(jì)中采用FPGA內(nèi)部的BlockRAM作為存儲(chǔ)累加單元,，限于BlockRAM的容量和硬件算法的設(shè)計(jì),，本系統(tǒng)的測(cè)量時(shí)間范圍為0～20us，即在一個(gè)測(cè)量周期內(nèi)只測(cè)量觸發(fā)信號(hào)后20us內(nèi)的信號(hào),。
5 結(jié)束語(yǔ)
根據(jù)飛行時(shí)間質(zhì)譜儀器的應(yīng)用背景,，本文提出了一種基于超高速模數(shù)轉(zhuǎn)換技術(shù)的高精度數(shù)字信號(hào)中和器的設(shè)計(jì)與實(shí)現(xiàn)方案，經(jīng)實(shí)際制作與調(diào)試,，本設(shè)計(jì)達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo),，時(shí)間測(cè)量范圍為0～20us，實(shí)際測(cè)試最小時(shí)間分辨率為334ps,，線(xiàn)性度良好。目前,，該數(shù)字信號(hào)中和器已應(yīng)用于飛行時(shí)問(wèn)質(zhì)譜儀器的相關(guān)實(shí)驗(yàn)中,。今后的重點(diǎn)將針對(duì)檢測(cè)動(dòng)態(tài)范圍、最小時(shí)間分辨率和靈敏度等主要參數(shù)進(jìn)一步進(jìn)行優(yōu)化,。