在中國,，PHS作為固定市話網的一種補充和延伸,，在發(fā)展初期以其較低的收費模式，成為固網運營商快速搶占市場的利器,。隨著PHS協議的擴展,，目前PHS終端除了能夠實現固定電話的所有功能外，還可以支持包括轉移呼叫,、多方通話,、語音信箱等功能，同時它還具備移動電話的一些功能,，例如越區(qū)漫游,、無線上網、定位和ISDN等多種業(yè)務,。此外,，PHS在系統(tǒng)和業(yè)務上也不斷推出新的亮點，如無縫切換,、機卡分離和QBOX靈通無繩業(yè)務,，這些新業(yè)務的推出勢必將成為PHS未來發(fā)展的驅動力。
PHS系統(tǒng)所面對的目標市場以中低端客戶為主,，終端用戶對PHS手機的價格敏感程度大大高于GSM及CDMA系統(tǒng),。隨著通信市場中GSM、CDMA等各個系統(tǒng)競爭的加劇，以及全新的3G系統(tǒng)一步步鄰近,，PHS手機的生產成本對于PHS手機廠商和運營商而言更加敏感,。
銳迪科微電子PHS手機射頻前端解決方案。
但在PHS手機解決方案方面,，恰恰事與愿違,。雖然PHS系統(tǒng)投入運營已歷經了十年的發(fā)展，但由于它在日本市場的失敗,，提供終端芯片方案的日本廠商已經長期不再對終端方案芯片進行優(yōu)化和改進設計,，這種情況對于射頻前端收發(fā)器更為突出。現有的收發(fā)器芯片由于在系統(tǒng)結構上采用了傳統(tǒng)的兩次變頻收發(fā)結構,，因此在集成度方面具有明顯的技術劣勢,。這已經成為PHS手機廠商進行新機型開發(fā)和降低整機成本的主要障礙。
PHS系統(tǒng)不斷進步的同時,，系統(tǒng)廠商對射頻收發(fā)機的指標也提出更為嚴苛的要求,，許多指標遠高于協議規(guī)定。例如在QBOX應用中,，母機與子機之間的距離可能非常近,，這導致輸入信號功率很大，因此要求接收機有較高的線性度,，保證各級電路不發(fā)生非線性失真,。另外，由于PHS手機輸入信號動態(tài)范圍較大,，必須使用AGC電路,，以使基帶接口處的信號基本保持恒定幅度。為了減小AGC穩(wěn)定時間,，加上傳統(tǒng)的PHS基帶芯片不直接進行功率檢測，AGC環(huán)路必須全部集成在接收機端,，并向基帶提供RSSI,。此外，為了滿足手機無縫過境切換的要求,，PLL要具有極快的鎖定時間,，這個時間只相當于GSM系統(tǒng)同類指標的1/8。
為此銳迪科微電子公司開發(fā)設計了PHS射頻芯片組,，由射頻收發(fā)芯片(RDA5205)和功放/開關模塊(RDA5212)兩顆芯片構成了完整的PHS手機射頻前端解決方案,。其中，收發(fā)芯片RDA5205是一顆全集成單芯片PHS收發(fā)器,，由于采用了先進的近零中頻(LOW-IF)接收結構,，并將PLL電路包括VCO和環(huán)路濾波器等全部集成在片上，因此具有集成度高、外圍元件少和易于使用等特點,。RDA5212功放/開關模塊在系統(tǒng)應用中具有良好的帶外抑制功能,，天線處及功放輸出端都無需傳統(tǒng)方案中所必須的射頻聲表濾波器(SAW)。
整體射頻解決方案除了RDA5205,、RDA5212外,，僅需要一個單端轉雙端的射頻濾波器、一個TCXO,、一個LDO以及少量外圍阻容元器件,。如此高的集成度使RDA PHS射頻方案的外圍器件數只相當于傳統(tǒng)方案的1/5，PCB面積相當于傳統(tǒng)方案的1/3～1/4,。在降低PHS手機的成本的同時,，RDA PHS射頻芯片組保證了新版PHS手機無縫切換等新射頻指標的要求，使應用該射頻芯片組的手機產品具有極高的性價比,，大大提升了終端產品的市場競爭力,。
銳迪科微電子PHS手機射頻前端主要組成部分如下：
(1)接收鏈路
接收機采用近零中頻架構。該架構既避免了超外差架構需要片外SAW濾波器,、成本高,、不易單片集成等問題，又避免了零中頻架構直流偏移,、1/f噪聲等問題,。可以說,，近零中頻架構規(guī)避了上述兩種架構的缺點,，同時又繼承了超外差架構性能優(yōu)異以及零中頻架構適合單片集成等優(yōu)點。
天線接收到信號,，經過開關以及單轉雙射頻濾波器,，濾掉一部份的帶外干擾。然后經過LNA放大,，混頻器正交下變頻(低LO)到中心頻率為二分之一信道帶寬(即150kHz),。這個中頻的選擇主要考慮到其鏡像信道(+300kHz)是“干凈”的，即PHS系統(tǒng)中有用信道的左右兩個相鄰信道不會被分配,。另外,，電路中采用了低噪聲技術，使得1/f轉折頻率被大大壓低,，減少了對SNR的影響,。下變頻后的信號經過復數濾波，進一步濾掉帶外干擾并進行部分的信道選擇,。PGA在AGC控制下將信號幅度放大到合適數值,，并使ADC留有足夠的空間來容納信道外的強攔截(blocker)和衰減,。圖中紅框部分代表DSP，它首先將信號下變頻到基帶,，然后進行信道選擇濾波,。處理完畢的信號經過DAC轉變成模擬基帶IQ信號。RDA5205提供三種接收基帶接口: 第一種是將模擬基帶信號上變頻到10.8MHz IF,，傳統(tǒng)的基帶都采用該接口,；第二種是模擬基帶接口；第三種是150kHz基帶接口,。后兩種接口主要滿足新一代PHS基帶的要求,。
(2)發(fā)射鏈路
發(fā)射機采用直接上變頻架構?；鶐Q信號首先通過低通濾波器對信道頻譜進行約束,，然后正交上變頻到射頻。射頻VGA提供60dB的動態(tài)范圍,，且具有0.5dB/步長的分辨率,。信號再經過PA驅動器放大并完成雙端轉單端，然后驅動PA,。最終信號經過開關,，由天線發(fā)射出去。
(3)頻率綜合器
頻率綜合器采用分數N PLL,。參考頻率等于TCXO頻率,，即19.2MHz，環(huán)路濾波器可以選取比較高的帶寬,，以減少穩(wěn)定時間,，從而滿足系統(tǒng)無縫切換的要求。由于PLL采用了RDA獨立開發(fā)的全新技術,，因此使得包括環(huán)路濾波器在內的所有PLL電路都能集成在芯片上,。
基帶控制：基帶通過標準3線控制收發(fā)芯片、功放和開關,，各種控制包括: 初始設置,、自動校準、工作狀態(tài)切換,、設置PLL頻率和TX APC控制等。
RDA5205采用中芯國際0.18um 1P5M CMOS工藝實現,，采用標準QFN封裝,，封裝尺寸只有6×6mm。對于射頻芯片設計而言,，相對于BiCMOS工藝,，CMOS工藝更具有價格優(yōu)勢,。RDA一直致力于CMOS技術的研究，由于采用了新的電路技術和隔離技術,，使得CMOS收發(fā)芯片在低噪聲,、數模混合,、防串擾等方面絲毫不遜色于同類BiCMOS芯片,。