1 引言
隨著電路規(guī)模不斷擴大,，以及競爭帶來的上市時間的壓力,，越來越多的電路設計者開始利用設計良好的、經(jīng)反復驗證的電路功能模塊來加快設計進程,。這些電路功能模塊被稱為IP(Intellectual Property)核,。IP核由相應領域的專業(yè)人員設計,，并經(jīng)反復驗證,。IP核的擁有者可通過出售IP獲取利潤,。利用IP核，設計者只需做很少設計就可實現(xiàn)所需系統(tǒng),?；贗P核的模塊化設計可縮短設計周期，提高設計質(zhì)量?，F(xiàn)場可編程門陣列FPGA具有可編程特性,，用戶根據(jù)特定的應用定制電路結構，因此其處理速度大大超過通用處理器,。與ASIC相比,，F(xiàn)PGA的缺點是在提供靈活的可編程同時，則以芯片的面積,、功耗和速度做為代價,。
近年來，單個FPGA實現(xiàn)電路規(guī)模不斷擴大,，設計者可以在單個FPGA上實現(xiàn)一個完整的系統(tǒng)(System on Pro—grammablb Chip,，簡稱SoPC)。IP核的出現(xiàn)為SoPC的設計提供極大便利,，利用IP核,，設計者通過模塊化設計。輕松快速地實現(xiàn)系統(tǒng)復雜的功能,。
當設計者從第三方購買IP,，需要一定的保護機制防止設計者在非授權IP核使用，以保護IP核所有者的利益,。同時,，對于設計者完成的設計，也需要相應的保護機制防止設計被非法復制,、竊取或篡改,。為此，提出一種結合電子設計自動化(Electronic Design Automation,，簡稱EDA)軟件和FPGA的IP核保護機制,。通過在EDA工具中加入保護機制防止設計者非授權使用IP核，在FPGA中加入保護機制防止設計被非法復制,、竊取或篡改,。
2 EDA軟件中實現(xiàn)IP保護
FPGA的設計開發(fā)流程主要包括行為綜合、邏輯綜合,、技術映射和布局布線,。一般情況，設計者使用硬件描述語言(如VHDL，Velilog)描述電路,，然后由EDA軟件對其處理,。
在EDA軟件處理流程中，行為綜合把算法級或寄存器傳輸級(Register Transfer Level,，簡稱RTL)的電路描述轉換為門級的網(wǎng)表,，邏輯綜合優(yōu)化門級網(wǎng)表，技術映射是將優(yōu)化后的網(wǎng)表映射為FPGA中的具體實現(xiàn)(查找表),，布局布線工具則按照一定的評價標準來確定最終的電路單元在FPGA中的位置,，并利用連線資源實現(xiàn)電路單元間的連接。
如果設計者利用第三方提供的IP核實現(xiàn)所需的設計,，為了避免設計者竊取IP核后,，對其修改，并將其據(jù)為已有,，需要有相應的安全機制來保護第三方設計的IP核,。
在EDA軟件的處理流程中，EDA軟件必須能夠正確解析設計,，才能完成處理,，因此設計本身對于EDA軟件是公開的。這里假定EDA軟件是可信的,。具有IP核保護機制的EDA流程如圖l所示,。第三方設計的IP核要先向EDA軟件的開發(fā)用戶購買RTL級的IP核后，第三方將該IP核先用EDA開發(fā)商的公開密鑰對該IP核加密,，再用設計者提供的公開密鑰加密,。這樣，設計者雖然得到了第三方的IP核,，但是并不知道EDA軟件開發(fā)商的私鑰,，因此設計者無法知道該IP核中RTL級的描述。
設計者可將購買的IP核看作功能已知的黑盒子,，在利用黑盒子和其他的電路模塊完成電路描述之后,，設計者將設計導入EDA工具。EDA工具分別利用設計者輸入的密鑰和EDA開發(fā)商的密鑰對加密的IP核進行兩次解密,，從而得到整個設計完整的RTL表示,。然后，EDA工具可以對設計進行行為綜合,、邏輯綜合和技術映射,，最后生成技術映射后的網(wǎng)表。假定用于綜合和技術映射的工具是由某個EDA開發(fā)商提供,，而FPGA布局布線工具是另外的EDA開發(fā)商,，例如由FPGA的生產(chǎn)商提供,。
在將優(yōu)化后的門級網(wǎng)表寫入文件之前，該EDA工具先用自己的私鑰對網(wǎng)表進行加密處理,，再用布局布線工具提供商的公鑰對網(wǎng)表進行加密處理,。這樣設計者還是無法查看到綜合和技術映射后的網(wǎng)表，從而防止了設計者用逆向工程的方法來竊取IP核,。
布局布線工具先用自己的私鑰對加密的網(wǎng)表進行一次解密,，再用前端的EDA工具開發(fā)商的公鑰進行第二次解密，從而得到解密后的網(wǎng)表,。利用該網(wǎng)表，布局布線工具可以完成設計在芯片上的布局布線,，最終生成用于FPGA配置的bit-stream文件,。
3 FPGA中實現(xiàn)IP保護
在EDA軟件生成了用于配置FPGA的bit-stream后，將bit-stream加載到FPGA中,，就可以完成對FPGA的編程,，F(xiàn)PGA實現(xiàn)設計者期望的功能。FPGA分為非易失性(Don—volatile)和易失性(volatile)兩種,，前者包括基于反熔絲技術和Flash技術,，后者主要是基于SRAM技術。對于基于SRAM的FPGA,，因為其配置信息在掉電之后就會丟失,，因此一般需要用PROM存儲FPGA的配置信息，以使FPGA在重新加電后能夠再次根據(jù)這些信息進行配置,。FPGA的配置信息就是設計在FPGA上的最終實現(xiàn),，因此需要相應的技術手段來保護這些配置信息。
因此FPGA的bit-stream是二進制信息,，它是依賴于設計本身和具體的FPGA結構,。一般來說，bit-stream的生成工具都是由FPGA的生產(chǎn)商提供,。FPGA的生產(chǎn)商雖然會給出一些bit-stream生成工具的使用信息,，但一般都不會公開FPGA的bit-stream編碼格式。由于不知道FPGA的bit-stream文件格式,，目前尚未發(fā)現(xiàn)對FPGA的編程bit-stream文件成功實現(xiàn)逆向工程,，所以絕大多數(shù)的FPGA使用者都不考慮FPGA中的設計會被破解。
雖然bit-stream文件難以被逆向工程方法破解,，但如果這些bit-stream被復制,，利用這些bit-stream，再使用同樣的FPGA,，競爭對手就可以生產(chǎn)同樣產(chǎn)品,。也這是說,，設計還是有可能被盜竊。因此,，需要相應的安全機制來防止bit-stream被復制,。針對基于SRAM的FPGA，下面討論兩種防范機制,。
3．1 一次加載
保證FPGA的編程bit-stream文件安全的一種簡單辦法就是在安全環(huán)境下對FPGA編程后,，不再向FPGA配置任何器件，而是對FPGA持續(xù)供電,。因為所有的可編程邏輯設備都具有保密設置,，可阻止從FPGA中讀取編程bit-stream文件，而且編程bit-stream文件也不會暴露在器件之外,，這種方法既能夠使FPGA的設計不被偷竊,，也不被篡改。這種保護機制的安全級別與基于反熔絲技術或者其他的非易失性的FPGA相似,，但是這種方法的缺點是需要對系統(tǒng)持續(xù)供電,。
3．2 bit-stream加密
Bit-stream加密技術是對FPGA的編程bit-stream文件加密處理，加密過程是EDA軟件的最后一個處理步驟,，如圖1所示,。加密后的bit-stream存儲在FPGA的配置器件中，在配置FPGA器件前,，要先把加密的bit-stream寫入FPGA中,，然后進行解密，再用解密后的bit-stream對FPGA進行配置,。這一方法既增加對bit-stream文件逆向工程的難度,，又阻止編程文件被非法復制。加密采用對稱密鑰加密算法,，密鑰由設計者指定,。設計者需要將密鑰存儲到FPGA，F(xiàn)PGA中的解密功能模塊可以用這一密鑰來對bit-stream解密,。
如果最終生成的bit-stream文件是加密的,，F(xiàn)PGA就需有一個專用的片上解密器和專用的密碼存儲器。為了使FPGA既能支持加密的bit-stream,，又能支持未加密的bit-stream,，bit-stream文件包含有未加密的指令，這些指令可用于啟動和解密配置數(shù)據(jù),。如果bit-stream是加密的,，F(xiàn)PGA在真正編程配置前，需要先用存儲的密鑰對其解密,。這樣,，在FPGA使用過程中,，雖然攻擊者很容易從配置器件和FPGA的連接線路上獲取bit-stream，但是因為這些bit-stream是加密的,，即使把這些bit-stream配置到同樣的FPGA上,，但由于不知道解密的密鑰，F(xiàn)PGA也無法對其解密,，從而無法配置FPGA,。使用這種保護方法，攻擊者不知道密鑰就無法復制FPGA中的設計,。
攻擊者可能轉而試圖從FPGA中盜取密鑰,。在FPGA中，密鑰可存儲在RAM中,，通過芯片上的一個電池為其供電,。如果切斷電源，則存儲信息即密鑰丟失,。為了竊取密鑰，攻擊者需要打開FPGA的封裝,，打磨掉多個金屬層,，然后用掃描電子顯微鏡(SEM)掃描表示密鑰的數(shù)據(jù)位。在進行這些操作的同時,，還必須保持對存儲密鑰的存儲器供電,。顯然這種攻擊是難以實現(xiàn)的。
此外,，還可以在FPGA內(nèi)部設計一些邏輯來限制對配置和密鑰的訪問,。例如：當載入一個加密的bit—stream文件時，只能進行單獨的,、整個芯片的配置,；在加載了加密的配置流后，就不允許再讀取其中信息,；試圖讀取或?qū)懭朊荑€就會清除所有的密鑰和所有的配置數(shù)據(jù),；解密后的bit-stream在用于配置操作前，必須要通過數(shù)據(jù)的完整性檢驗,。通過這些限制,，使得攻擊者無法讀取解密后的bit-stream，也無法獲得FPGA存儲的密鑰,，從而阻止攻擊者復制FPGA中的設計,。
4 結語
隨著電路設計規(guī)模的不斷擴大，越來越多的設計者開始應用IP核來提高設計速度和系統(tǒng)可靠性,。提出在EDA工具中加入保護機制,，防止IP核被竊取,，以及在FPGA中加入保護機制防止最終在FPGA上實現(xiàn)的設計被非法復制。這種機制的實現(xiàn)前提條件是要求FPGA的生產(chǎn)商和EDA工具的開發(fā)商都是可信的,。如何在兩者不可信的情況下實現(xiàn)IP核保護,，還需進一步研究。