復(fù)雜的物理和電氣規(guī)則，高密度的元器件布局,，以及更高的高速技術(shù)要求,，這一切都增加了當(dāng)今PCB設(shè)計(jì)的復(fù)雜性，不管是在設(shè)計(jì)過程的哪一個(gè)階段,，設(shè)計(jì)師都需要能夠輕松地定義，管理和確認(rèn)簡單的物理/間距規(guī)則，以及至關(guān)重要的高速信號(hào),，同時(shí),，他們還要確保最終的PCB滿足傳統(tǒng)制造以及測(cè)試規(guī)格所能達(dá)到的性能目標(biāo)。

　　CADENCE PCB設(shè)計(jì)解決方案能為解決與實(shí)現(xiàn)高難度的與制造密切相關(guān)的設(shè)計(jì)提供完整的設(shè)計(jì)環(huán)境,，該設(shè)計(jì)解決方案集成了從設(shè)計(jì)構(gòu)想至最終產(chǎn)品所需要的一切設(shè)計(jì)流程,，包含設(shè)計(jì)輸入元件庫工具、PCB編輯器和一個(gè)自動(dòng)/交互連布線器,，以及用于制造和機(jī)械CAD的接口,，并且隨著設(shè)計(jì)難度和復(fù)雜性的增加，可通過統(tǒng)一的數(shù)據(jù)庫架構(gòu),，使用模型和庫為Cadence OrCAD和Allegro產(chǎn)品線提供完全可升級(jí)的PCB解決方案,，加速你的設(shè)計(jì)速度并擴(kuò)大設(shè)計(jì)規(guī)模，從而提高了設(shè)計(jì)效率,，縮短了設(shè)計(jì)周期,，以及更快地實(shí)現(xiàn)量產(chǎn)。

　　Cadence PCB設(shè)計(jì)解決方案集成在以下產(chǎn)品中：Cadence Allegro PCB Design LXL和GXL,，Cadence OrCAD PCB Designer,、Cadence OrCAD PCB Designer with PSpice以及Cadence OrCAD PCB Designer Basics，Cadence OrCAD EE Designer 和 Cadence OrCAD EE Designer Plus,。

　　優(yōu)點(diǎn)：可靠,、可升級(jí)、可節(jié)約成本的PCB編輯和布線解決方案,，并隨設(shè)計(jì)的需求而時(shí)刻更新,；提供從基礎(chǔ)/高級(jí)布局和布線到戰(zhàn)略性規(guī)劃和全局布線的完整的互聯(lián)環(huán)境；使用高速規(guī)則/約束加快高級(jí)設(shè)計(jì),；包含一套全面的功能組合,；包含一個(gè)從前端到后端的約束管理系統(tǒng)，用于約束創(chuàng)建,、管理和確認(rèn),；通過應(yīng)用軟件的整合提高設(shè)計(jì)效率；可實(shí)現(xiàn)前端到后端的緊密結(jié)合,。

　　功能特性

　　PCB編輯器技術(shù)

　　復(fù)雜的物理和電氣規(guī)則,，高密度的元器件布局，以及更高的高速技術(shù)要求,，這一切都增加了當(dāng)今PCB設(shè)計(jì)的復(fù)雜性,，不管是在設(shè)計(jì)過程的哪一個(gè)階段，設(shè)計(jì)師都需要能夠輕松地定義,，管理和確認(rèn)簡單的物理/間距規(guī)則,，以及至關(guān)重要的高速信號(hào)，同時(shí),，他們還要確保最終的PCB滿足傳統(tǒng)制造以及測(cè)試規(guī)格所能達(dá)到的性能目標(biāo),。

　　CADENCE PCB設(shè)計(jì)解決方案能為解決與實(shí)現(xiàn)高難度的與制造密切相關(guān)的設(shè)計(jì)提供完整的設(shè)計(jì)環(huán)境，該設(shè)計(jì)解決方案集成了從設(shè)計(jì)構(gòu)想至最終產(chǎn)品所需要的一切設(shè)計(jì)流程,，包含設(shè)計(jì)輸入元件庫工具,、PCB編輯器和一個(gè)自動(dòng)/交互連布線器，以及用于制造和機(jī)械CAD的接口,，并且隨著設(shè)計(jì)難度和復(fù)雜性的增加,，可通過統(tǒng)一的數(shù)據(jù)庫架構(gòu)，使用模型和庫為Cadence OrCAD和Allegro產(chǎn)品線提供完全可升級(jí)的PCB解決方案,，加速你的設(shè)計(jì)速度并擴(kuò)大設(shè)計(jì)規(guī)模,，從而提高了設(shè)計(jì)效率，縮短了設(shè)計(jì)周期,，以及更快地實(shí)現(xiàn)量產(chǎn),。

　　Cadence PCB設(shè)計(jì)解決方案集成在以下產(chǎn)品中：Cadence Allegro PCB Design LXL和GXL，Cadence OrCAD PCB Designer,、Cadence OrCAD PCB Designer with PSpice以及Cadence OrCAD PCB Designer Basics,，Cadence OrCAD EE Designer 和 Cadence OrCAD EE Designer Plus。

　　優(yōu)點(diǎn)：可靠,、可升級(jí),、可節(jié)約成本的PCB編輯和布線解決方案，并隨設(shè)計(jì)的需求而時(shí)刻更新,；提供從基礎(chǔ)/高級(jí)布局和布線到戰(zhàn)略性規(guī)劃和全局布線的完整的互聯(lián)環(huán)境,；使用高速規(guī)則/約束加快高級(jí)設(shè)計(jì)；包含一套全面的功能組合,；包含一個(gè)從前端到后端的約束管理系統(tǒng),，用于約束創(chuàng)建、管理和確認(rèn),；通過應(yīng)用軟件的整合提高設(shè)計(jì)效率,；可實(shí)現(xiàn)前端到后端的緊密結(jié)合。

　　功能特性

　　PCB編輯器技術(shù)

　　PCB編輯環(huán)境

　　Cadence PCB設(shè)計(jì)解決方案的核心是PCB編輯器,，這是一種直觀的,、易于使用的、約束導(dǎo)向型的環(huán)境,，方便用戶創(chuàng)建和編輯從簡單到復(fù)雜的PCB,。它廣泛的功能組合解決了當(dāng)今設(shè)計(jì)和制造中存在的各種問題。該P(yáng)CB編輯器提供了強(qiáng)大而靈活的布局規(guī)劃工具,，基于Allegro平臺(tái)的PCB設(shè)計(jì)分割技術(shù)提供了同步設(shè)計(jì)功能,，其功能可縮短布線時(shí)間，并加速產(chǎn)品更早的上市，強(qiáng)大的基于形狀的走線推擠功能帶來了高生產(chǎn)效率的互聯(lián)環(huán)境,，同時(shí)可實(shí)時(shí)地顯示長度和時(shí)序容限,，動(dòng)態(tài)鋪銅功能提供了在放置和布線迭代時(shí)的實(shí)時(shí)鋪地填充和修復(fù)功能，該P(yáng)CB編輯器還可以產(chǎn)生全套底片加工,，裸板裝配和測(cè)試輸出,，包括Gerber274x、NC drill和各種格式的裸板測(cè)試,，見圖,。

　　約束管理

　　約束管理系統(tǒng)實(shí)時(shí)地顯示了物理/間距和高速規(guī)則以及它們的狀態(tài)，根據(jù)設(shè)計(jì)當(dāng)前所處的狀態(tài),，并且可適用于設(shè)計(jì)過程的任一階段,，每個(gè)工作表提供了一個(gè)電子數(shù)據(jù)表界面，能夠讓用戶以層級(jí)的方式進(jìn)行定義,，管理和確認(rèn)不同的規(guī)則,。這種強(qiáng)大的功能應(yīng)用可以讓設(shè)計(jì)師用圖形創(chuàng)建、編輯和評(píng)估約束集,，使其作為圖形的拓?fù)浣Y(jié)構(gòu),，當(dāng)作理想的實(shí)現(xiàn)策略的電子藍(lán)圖。一旦約束被提交到數(shù)據(jù)庫中,，它們就可被用來驅(qū)動(dòng)信號(hào)線的放置和布線過程,。該約束管理系統(tǒng)是完全集成到PCB編輯器中，而約束可以隨著設(shè)計(jì)過程的進(jìn)行而被實(shí)時(shí)地確認(rèn),，確認(rèn)過程的結(jié)果是用圖形化的方式表示約束條件是否滿足,。滿足約束用綠色顯示，不滿足約束就用紅色顯示,，這可使設(shè)計(jì)師可以及時(shí)地看到設(shè)計(jì)的進(jìn)度,，以及因電子數(shù)據(jù)表中任何設(shè)計(jì)變動(dòng)而產(chǎn)生的影響。

　　布圖規(guī)劃與布局

　　約束和規(guī)則驅(qū)動(dòng)的方法有利于強(qiáng)大而靈活的布局功能,，包括互動(dòng)和自動(dòng)的元件布局,，工程師或設(shè)計(jì)師可以在設(shè)計(jì)輸入或布圖規(guī)劃階段將元件或支電路分配到特定的區(qū)域，可以通過REF,、封裝方式,、相關(guān)信號(hào)名、零件號(hào)碼或原理圖表/頁面號(hào)碼來過濾或選擇元件,。當(dāng)今的電路板上有成千上萬種元器件,，需要精確的管理，通過實(shí)時(shí)的器件裝配分析和反饋,，得以實(shí)現(xiàn)器件裝配時(shí)從整體上來考慮并滿足EMS規(guī)則,，以提高設(shè)計(jì)師的設(shè)計(jì)速度和效率,。DFA(可裝配型設(shè)計(jì))分析。Allegro PCB Design XL和GXL有提供實(shí)現(xiàn)了在互動(dòng)式元件放置時(shí),，實(shí)時(shí)地進(jìn)行DFA規(guī)則檢查,，基于一個(gè)器件類型和封裝排列的二維電子表格，DFA可以實(shí)時(shí)地檢查器件的邊到邊,，邊到端或端到端的距離是否違反最小要求，使得PCB設(shè)計(jì)師可以同步地放置元器件以實(shí)現(xiàn)最優(yōu)的可布線性,，可生產(chǎn)性和信號(hào)時(shí)序要求,。