1,、引言

　　手持式示波表由于便攜性及可由電池供電工作，逐漸被廣泛的應(yīng)用于現(xiàn)場(chǎng)測(cè)試,，在應(yīng)用場(chǎng)合逐步拓展的同時(shí),，對(duì)手持示波表的性能要求也在不斷提高，這里主要是指要求高樣率的ADC和高速存儲(chǔ),；目前國(guó)內(nèi)示波表產(chǎn)品實(shí)時(shí)采樣率主要是250MSaps以下,，尚無(wú)高于500MSaps產(chǎn)品出現(xiàn)，除了受器件成本限制外,，另一個(gè)重要原因是由于高速采樣率帶來(lái)采集系統(tǒng)（高速ADC及FPGA）工作頻率大幅提高,，直接導(dǎo)致系統(tǒng)功耗極大的增加，給系統(tǒng)散熱,、延長(zhǎng)系統(tǒng)工作時(shí)間等帶來(lái)極大的挑戰(zhàn),。因此，在能夠滿足提高采樣率的條件下實(shí)現(xiàn)低功耗設(shè)計(jì)是非常有意義的,。

2,、系統(tǒng)功耗組成

　　當(dāng)前手持示波表硬件系統(tǒng)的主要結(jié)構(gòu)如圖1所示：

　　其中信號(hào)調(diào)理模塊用于對(duì)被測(cè)信號(hào)的調(diào)理,，這部分大多以衰減網(wǎng)絡(luò)、運(yùn)算放大器及控制繼電器等構(gòu)成,；數(shù)據(jù)采集模塊主要由高速ADC,、FPGA及觸發(fā)電路等構(gòu)成；處理系統(tǒng)及人機(jī)交互模塊等由處理器,、存儲(chǔ)器及輸入輸出結(jié)構(gòu)等組成,；顯示模塊主要是指液晶屏，當(dāng)前流行的是真彩 LCD,，示波表中大多采用320×240的分辨率,；電源模塊通常由開關(guān)電源IC實(shí)現(xiàn)，當(dāng)然這里要求電源轉(zhuǎn)換效率盡可能的高,。通常高采樣率示波表與低采樣率示波表的關(guān)鍵差別在于數(shù)據(jù)采集模塊的不同,，數(shù)據(jù)采集模塊中ADC采樣率的提高，必然帶來(lái)其功耗的增大,，這也必然要求電源模塊的輸出功率增大,，而其他模塊相對(duì)于采樣率的高低是獨(dú)立的，其功耗相對(duì)差異較小,，不會(huì)因?yàn)椴蓸勇实奶岣叨凶兓?/span>

2.1 高速ADC與功耗

　　數(shù)據(jù)采集模塊中的ADC決定了系統(tǒng)的采樣率,，采樣速率不同，ADC的功耗差異是非常大的,，如表1所示,，其中AD9288與AT84AD004功耗相差有1.5W之多，而這僅僅是ADC之間的差異,，實(shí)際上,，根據(jù)CMOS集成電路平均動(dòng)態(tài)功率消耗的經(jīng)典公式：
 
　　可知，當(dāng)在電源電壓 和負(fù)載電容 確定的情況下,，工作頻率 直接影響著系統(tǒng)功耗，采樣率不同的ADC輸出不同數(shù)據(jù)帶寬的數(shù)據(jù)流,，后端FPGA接收這些不同速率的數(shù)據(jù)流,，其相應(yīng)消耗的功耗因?yàn)楣ぷ?不同，而也有較大差異的,，另外,，考慮到電源效率也不可能是100%，這種功耗差異就會(huì)被放大,，整機(jī)功耗差異也就會(huì)增大,，所以決定著系統(tǒng)高采樣率指標(biāo)的高速ADC帶來(lái)了一系列的功耗提升，對(duì)系統(tǒng)的整體功耗起著非常關(guān)鍵的影響,。
 
 
2.2 工作狀態(tài)與功耗

　　在設(shè)計(jì)高采樣率示波表之前明確其中的高采樣率應(yīng)用需求場(chǎng)合,，以及示波表的大多數(shù)的工作使用狀態(tài),，對(duì)于系統(tǒng)方案的具體實(shí)施是非常重要的。示波表處于不同的工作狀態(tài),，對(duì)其內(nèi)部的采集系統(tǒng)要求是不同的,。

　　（1）,，高采樣率示波表較相對(duì)低采樣率的示波表而言,，其高的采樣率僅僅用在少部分的高速時(shí)基檔位下。比如,，某500MSaps采樣率的示波表,，時(shí)基檔位從5s/div~5ns/div，一共 27個(gè)檔位,，其中僅7個(gè)時(shí)基檔位對(duì)應(yīng)于最高速500MSaps采樣率,，此時(shí)要求ADC工作在最高采樣狀態(tài)下，而慢速時(shí)基檔位則對(duì)應(yīng)于低速采樣率,，此時(shí)的高速ADC具有的高采樣率是不必要的,；顯然兩種采樣狀態(tài)下，ADC的功耗差異會(huì)非常大的,，應(yīng)該合理的利用這種采樣率的動(dòng)態(tài)差異,，根據(jù)時(shí)基檔位動(dòng)態(tài)的調(diào)整ADC的采樣時(shí)鐘，達(dá)到在低速時(shí)基檔位降低系統(tǒng)功耗的目的,。

　?。?）通道的工作狀態(tài)影響系統(tǒng)功耗，用戶大多數(shù)時(shí)候僅僅使用示波表的一個(gè)通道進(jìn)行測(cè)量而關(guān)閉另一個(gè)通道,，此時(shí),，如果將對(duì)應(yīng)通道的采樣ADC設(shè)置為休眠，是非常有利于減小功耗的,；另外值得注意的是一般示波表中每個(gè)信號(hào)調(diào)理通道消耗約1W,，觸發(fā)通道等消耗約0.5W，單通道工作的時(shí)候休眠另一個(gè)通道或關(guān)閉其電源,，也將減小可觀的功耗,；另外，用戶使用示波表會(huì)經(jīng)常對(duì)采集后的波形數(shù)據(jù)進(jìn)行觀察和分析等,，此時(shí)示波表工作在停止?fàn)顟B(tài),，可將ADC完全休眠并關(guān)閉通道部分電源等，這會(huì)極大的降低不必要的功耗,。

3,、實(shí)現(xiàn)方案對(duì)比

　　某型號(hào)高采樣率手持示波表要求雙通道，每通道500MSaps，分辨率8bit,，這里給出兩套數(shù)據(jù)采集方案進(jìn)行對(duì)比分析,。

　　方案一：?jiǎn)纹咚貯DC直接實(shí)現(xiàn)。這里可選AT84AD004,，是雙通道500MSaps的高速ADC,，要求輸入500MHz PECL電平的采樣時(shí)鐘，通常這種高速時(shí)鐘不能由FPGA提供,，需選用專用時(shí)鐘器件;AT84AD004內(nèi)部?jī)蓚€(gè)通道可以獨(dú)立控制是否休眠,，一定程度上達(dá)到節(jié)省功耗的目的; 對(duì)于這類高速的ADC，其時(shí)鐘方案實(shí)現(xiàn)的靈活性不高,，采樣時(shí)鐘頻率通常固定,，不易動(dòng)態(tài)更改。

　方案二：多片相對(duì)低速ADC拼合實(shí)現(xiàn)500MSaps,。針對(duì)要求,，這里可通道選擇兩片AD9481交替采集實(shí)現(xiàn)，該方案需提供兩對(duì)相差180度的250MSaps的時(shí)鐘,，共四路時(shí)鐘,，這種情況，完全可以由FPGA直接提供實(shí)現(xiàn),。該方案最大特點(diǎn)在于時(shí)鐘靈活性高,，比如在慢速時(shí)基檔位下，可以在FPGA中靈活設(shè)置不同頻率的采樣時(shí)鐘,，達(dá)到動(dòng)態(tài)減小功耗的目的,。

　　根據(jù)示波表工作的不同狀態(tài)，對(duì)兩種方案的ADC部分功耗情況進(jìn)行了對(duì)比,，如表2所示,。
 

　　其中Po是指采用單片AT84AD004因?yàn)樾枰念~外時(shí)鐘器件而帶來(lái)的功耗，大約200mW,，全速/雙通道是指示波表雙通道都處于運(yùn)行狀態(tài),，且ADC工作在最高采樣率500MSaps情況下，慢速是指示波表工作在慢時(shí)基檔位,，ADC的工作采樣率 250MSaps,。

　　兩種方案的ADC方案功耗對(duì)比如圖2所示：
 
　　顯然，方案二在各種工作模式下的功耗都低于方案一,。實(shí)際上,，ADC全速采樣所對(duì)應(yīng)的時(shí)基檔位個(gè)數(shù)通常不到時(shí)基檔位總個(gè)數(shù)的30%,，慢速時(shí)基檔位占大部分,；而用戶大多數(shù)時(shí)間是使用一個(gè)通道進(jìn)行測(cè)量，單通道使用占主要部分；所以“慢速/雙通道”,、 “全速/單通道”,、“慢速/單通道”模式是主要工作狀態(tài)，而在“慢速/雙通道”,、“慢速/單通道”模式下,，方案二的功耗遠(yuǎn)遠(yuǎn)低于方案一。另外,，實(shí)際上 ADC的功耗與采樣率是成正比關(guān)系,，當(dāng)系統(tǒng)采樣率在小于250MSaps的時(shí)候，ADC功耗還有減小的空間,，此時(shí)可以通過(guò)FPGA靈活的改變送到ADC的采樣時(shí)鐘頻率來(lái)實(shí)現(xiàn),。圖3是AD9481在不同采樣率情況下的功耗情況，可以看到當(dāng)采樣時(shí)鐘為20Msaps情況下,，功耗已經(jīng)低于300mW,。
 

　　所以，在拼合采樣質(zhì)量滿足要求的情況,，手持示波表中數(shù)據(jù)采集方案采用多片ADC拼合采集方案更具有高的靈活性,，功耗更低。

　　在實(shí)際方案驗(yàn)證過(guò)程中,，對(duì)兩種方案的采樣質(zhì)量進(jìn)行了對(duì)比測(cè)試,，在最高采樣率500MSaps情況下，方案二通過(guò)FPGA產(chǎn)生兩路相位差180度的250MHz采樣時(shí)鐘分別送到兩片ADC中,，進(jìn)行交替采樣,，得到的有效位數(shù)僅比方案一有的效位數(shù)低約0.3bit，完全滿足示波表的應(yīng)用要求,，而由此換來(lái)的低功耗則是非?？捎^的。

4,、其他低功耗策略

　　在設(shè)計(jì)示波表過(guò)程中,，除以上討論的數(shù)據(jù)采集系統(tǒng)低功耗設(shè)計(jì)及注意電源模塊高效率外，做好以下幾方面將有利于優(yōu)化整機(jī)功耗,。

　?。?） 處理器系統(tǒng)的低功耗管理；在處理及運(yùn)算要求低的狀態(tài)情況下,，應(yīng)注意適當(dāng)降低處理器及存儲(chǔ)器的運(yùn)行時(shí)鐘頻率,，這部分能夠降低的功耗還是比較明顯。

　?。?）液晶背光的管理,；液晶模塊的功耗主要是來(lái)自液晶的背光，這里一般采用直流LED背光方式，通過(guò)專用的LED背光驅(qū)動(dòng)IC,，可以調(diào)節(jié)LED背光的明暗強(qiáng)度,，強(qiáng)背光和弱背光功耗差別較大。

　?。?）合理設(shè)計(jì)開機(jī)順序,。在硬件設(shè)計(jì)中，比如默認(rèn)狀態(tài)下,，示波表的信號(hào)調(diào)理模塊,、高速ADC采集模塊、液晶背光等均為節(jié)電控制狀態(tài),，開機(jī)時(shí),，先啟動(dòng)處理系統(tǒng)模塊，然后在逐步啟動(dòng)如液晶背光,、模擬信號(hào)調(diào)理模塊,、數(shù)據(jù)采集系統(tǒng)等，這樣可以有效降低開機(jī)時(shí)的沖擊電流,，達(dá)到保護(hù)電池和節(jié)電的目的,。

5、結(jié)論

　　在手持示波表中采用多片相對(duì)低速的ADC交替采樣,，拼合實(shí)現(xiàn)高采樣率的方法,，不僅有利于實(shí)現(xiàn)低功耗動(dòng)態(tài)管理，而且較低的數(shù)據(jù)流對(duì)于后端數(shù)據(jù)接收和存儲(chǔ)是易于實(shí)現(xiàn),，另外采集系統(tǒng)的硬件成本也會(huì)大大降低,。圖4是對(duì)整機(jī)運(yùn)行在不同工作狀態(tài)時(shí)測(cè)試的功率消耗對(duì)比圖，這里在不同狀態(tài)下主要對(duì)ADC及模擬信號(hào)調(diào)理通道等進(jìn)行了低功耗管理,。
 

　　從圖中看到,，停止?fàn)顟B(tài)下的功耗不到全速雙通道工作時(shí)消耗功耗的一半，由此可見(jiàn),，根據(jù)示波表各個(gè)工作狀態(tài),，靈活控制各個(gè)模塊的工作情況，達(dá)到功耗的合理分配,，是非常有意義的,，而多片ADC并行采樣的方案為此提供了靈活的應(yīng)用平臺(tái)。