《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于FPGA的高效靈活性數(shù)字正交下變頻器設(shè)計(jì)
基于FPGA的高效靈活性數(shù)字正交下變頻器設(shè)計(jì)
來源：電子技術(shù)應(yīng)用2012年第9期
徐 偉,，王旭東
南京航空航天大學(xué) 電子信息工程學(xué)院，江蘇 南京210016
摘要： 數(shù)字正交下變頻器DDC是數(shù)字接收機(jī)系統(tǒng)中的核心部件,，其作用是將ADC數(shù)字化后輸出的高速中頻信號(hào)進(jìn)行下變頻,、抽取降速和低通濾波,，使之變?yōu)檫m合處理的基帶信號(hào)。給出了DDC各模塊在FPGA中高效實(shí)現(xiàn)的方法,，并且利用嵌入式邏輯分析儀對(duì)系統(tǒng)加載板卡后的實(shí)時(shí)運(yùn)行結(jié)果進(jìn)行了測(cè)試分析,。
關(guān)鍵詞： 軟件無線電 DDC FPGA
中圖分類號(hào)： TN773
文獻(xiàn)標(biāo)識(shí)碼： A
文章編號(hào)： 0258-7998(2012)09-0005-03
Design of a high-efficiency and flexible digital down converter based on FPGA
Xu Wei，Wang Xudong
Eletronic Information Engineering Institute,，Nanjing University of Aeronautics and Astronautics,，Nanjing 210016，China
Abstract： Digital down converter DDC is the core technology in software radio receiver system. After converting down, speeding down and processed by low-pass filter, it can change the IF signal into baseband signal which is suitable for processing signal. This paper introduces a simply and flexible method to realize each module of DDC in FPGA,，and get the real-time operation of the system with the SignalTap II logic analyzer.
Key words : software radio,；DDC；FPGA

    在軟件無線電中,，數(shù)字下變頻DDC作為一個(gè)橋梁連接著前端A/D轉(zhuǎn)換器和后端的DSP器件,。通過變頻、抽取濾波,，將低速數(shù)據(jù)送給DSP器件進(jìn)行處理[1-4],。隨著半導(dǎo)體技術(shù)的發(fā)展，FPGA的性能越來越高,，而成本越來越低,，并且內(nèi)置越來越多的成熟IP核，這些都為其研究和開發(fā)提供了方便,。利用FPGA實(shí)現(xiàn)DDC功能成為軟件無線電設(shè)計(jì)中的常用手段。

1 數(shù)字下變頻的基本原理
    在軟件無線電中,，一般都采用正交數(shù)字下變頻法,，如圖1所示，正交數(shù)字下變頻法主要由數(shù)字混頻器,、數(shù)字振蕩器NCO和抽取濾波器三個(gè)部分組成,。其中核心部件是抽取濾波器和數(shù)字振蕩器NCO,。抽取濾波器采用具有抗混疊效應(yīng)的CIC濾波和作為補(bǔ)償濾波器的FIR來實(shí)現(xiàn)，NCO模塊采用Altera的NCO核來實(shí)現(xiàn)[5],。


    由于單級(jí)CIC濾波器的旁瓣電平比較大,，阻帶衰減很差，難以滿足實(shí)用要求,。為了降低旁瓣電平,，采用多級(jí)CIC濾波器級(jí)聯(lián)的方法來解決，濾波器級(jí)數(shù)N越大,，CIC幅頻相應(yīng)越好,。圖2采用的是8級(jí)抽取結(jié)構(gòu)的CIC濾波器。

3.2 FPGA設(shè)計(jì)
    對(duì)上述算法模型進(jìn)行FPGA設(shè)計(jì),，采用Altera公司的STRATIXII系列FPGA作為器件平臺(tái),，并在其STRATIXII DSP開發(fā)板上進(jìn)行硬件驗(yàn)證。
    A/D采樣率為120 MS/s,，系統(tǒng)輸入時(shí)鐘頻率為120 MHz,，低通濾波器（LPF）的階數(shù)為64階，分解到奇偶兩路各32階,。在QUARTUSII軟件中應(yīng)用Verilog進(jìn)行開發(fā),，系統(tǒng)經(jīng)綜合編譯后的RTL圖如圖7所示。

    表1為系統(tǒng)的資源消耗情況,，可以看出該系統(tǒng)消耗的邏輯資源,、存儲(chǔ)器資源以及DSP模塊資源非常少，滿足絕大多數(shù)雷達(dá),、電子偵察,、通信系統(tǒng)的要求。

    將關(guān)心的信號(hào)添加到Altera提供的SignalTap II Logic Analyzer中,。利用板子上的ADC輸入不同頻率的信號(hào),，使用STP進(jìn)行采集并將采集到的波形數(shù)據(jù)保存為CSV文件，然后利用Matlab將其中I/Q兩路輸出信號(hào)讀出,，作圖分析其正交性,。為驗(yàn)證該系統(tǒng)在整個(gè)頻帶內(nèi)的性能平穩(wěn)度，每隔10 MHz設(shè)置一個(gè)頻點(diǎn),，進(jìn)行詳細(xì)驗(yàn)證,，如圖8～圖12所示。

 

 

    硬件驗(yàn)證結(jié)果表明,，在整個(gè)10 MHz～40 MHz設(shè)計(jì)帶寬內(nèi)有效地實(shí)現(xiàn)了對(duì)中頻信號(hào)的下變頻處理,，并且信號(hào)具有很好的正交性。該正交變換系統(tǒng)的鏡頻抑制能力可達(dá)60 dB,，能夠滿足絕大多雷達(dá),、電子偵察,、通信系統(tǒng)的設(shè)計(jì)要求。
參考文獻(xiàn)
[1] 楊小牛,，樓才義,，徐建庭.軟件無線電技術(shù)與應(yīng)用[M].北京：電子工業(yè)出版社，2010.
[2] 楊勛.軟件無線電中上下變頻技術(shù)的設(shè)計(jì)和實(shí)現(xiàn)[D].西安：西安電子科技大學(xué),，2007.
[3] SIMONE L,，COMPARINI M C，MARCHETTI F,，et al. Spacecraft transponder for deep space applications：design and performance[C].IEEE Areospace Conference Proceeding,，2002：1337-1347.
[4] COLEMAN J O，ALTER J J,，SCHOLNIK D.FPGA Architecture for gigahertz-sampling wideband if－to－baseband conversion[C]．2000 International Conference on Signal Processing Applications and Technology,，2000．
[5] Altera Corporation.NCO megacore function user guide[Z].2009.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載,。