隨著技術(shù)的進(jìn)步，EMI 對(duì)電路正常運(yùn)行構(gòu)成越來(lái)越大的威脅,。這是因?yàn)殡娮討?yīng)用正轉(zhuǎn)向各種無(wú)線通信或者便攜式平臺(tái),。因此大多數(shù)干擾 EMI 信號(hào)最終都以傳導(dǎo) EMI 的形式進(jìn)入到 PCB 線跡（trace）中,。

    當(dāng)您努力想要設(shè)計(jì)出一種抗 EMI 電路時(shí),，您會(huì)發(fā)現(xiàn),，模擬傳感器電路往往會(huì)成為巨大的 EMI 吸收器。這是因?yàn)椋?strong>傳感器電路常常產(chǎn)生低電平信號(hào),，并且有許多高阻抗模擬端口,。另外，這些電路使用更加緊湊的組件間隔,，其讓系統(tǒng)更容易截獲和傳導(dǎo)噪聲干擾,，從而進(jìn)入到線跡中。

    在這種 EMI 情況下,，運(yùn)算放大器 （op amp） 便會(huì)成為一個(gè)主要目標(biāo),。我們?cè)诒鞠盗形恼碌牡?部分“EMI 如何通過(guò)介質(zhì)干擾電路”看到了這種效應(yīng)，此文中圖 1 所示 EMI 信號(hào)引起 1.5 伏的偏移電壓誤差,！

    一個(gè)標(biāo)準(zhǔn)的運(yùn)算放大器有 3 個(gè)低阻抗引腳（正功率,、負(fù)功率和輸出）以及 2 個(gè)高阻抗輸入引腳（請(qǐng)參見(jiàn)圖 1a）。盡管這些引腳可以抵抗 EMI 影響,，但是輸入引腳最為脆弱。

圖 1 EMIRR 與 EMIRR IN+ 測(cè)定方法比較

    EMIRR 電磁干擾抑制比

    電壓反饋放大器的反相和非反相引腳的特性基本相同,。但是,，非反相輸入（請(qǐng)參見(jiàn)圖 1b）的放大器 EMI 耐受度測(cè)試最為簡(jiǎn)單。

    方程式 1

    方程式 1 中,，VRF_PEAK 為所用 RF 電壓的峰值,，VOS 為放大器的 DC 偏移電壓，而 100 mVP 為 100 mVP 輸入信號(hào) EMIRR IN+ 參考,。

    您可以利用 EMIRR 衡量標(biāo)準(zhǔn),，比較放大器的 EMI 抑制性能。圖 2 顯示了 TI OPA333 CMOS 運(yùn)算放大器的 EMIRR IN+ 響應(yīng)。該圖表明,，這種器件可以較好地抑制器件300 kHz帶寬以上的頻率信號(hào),。

圖 2 OPA333,、EMRR IN+ 與頻率的關(guān)系

    相比外部 RC 濾波器,，集成電路內(nèi)部 EMI 濾波器擁有三個(gè)方面的好處。潛在用戶可以對(duì)包含集成濾波器的放大器的性能進(jìn)行測(cè)試,，以保證其在較寬頻率范圍的 EMI 抑制性能（2）,。無(wú)源濾波器組件在寄生電容和電感方面并不理想，其限制了濾波器抑制甚高頻噪聲的能力,。與之形成對(duì)比的是,，集成電路與片上無(wú)源組件的電氣特性十分匹配。最后,，使用內(nèi)部濾波器的集成電路還可以給客戶帶來(lái)其它一些好處,，例如：組件數(shù)目更少、成本更低和電路板面積更小等,。

    為了降低電路的 EMI 敏感度,，電路板設(shè)計(jì)人員應(yīng)始終注意使用良好的布局方法?？梢酝ㄟ^(guò)讓線跡長(zhǎng)度盡可能的短,，使用表面貼裝組件，以及使用具有專用信號(hào)回路接地層的印制電路板 （PCB）,，來(lái)實(shí)現(xiàn)上述目標(biāo),。盡可能地保持接地層完整，并讓數(shù)字信號(hào)遠(yuǎn)離模擬信號(hào)通路,。另外,，將射頻旁路電容器放置在所有集成電路電源引腳上。讓這些電容器靠近器件引腳,，并確保在潛在 EMI 頻率下其阻抗盡可能地接近 0 歐姆,。<