摘  要： 詳細(xì)介紹了一種基于FPGA與單片機(jī)的音頻頻譜分析系統(tǒng)的實現(xiàn),。整個系統(tǒng)由信號預(yù)處理電路,、單片機(jī)最小系統(tǒng)和FPGA目標(biāo)板模塊3部分組成。預(yù)處理電路負(fù)責(zé)聲音-電壓信號的轉(zhuǎn)換以及電壓信號的放大,；單片機(jī)最小系統(tǒng)完成音頻信號的測頻,、采集與存儲、LCD液晶屏的頻譜顯示以及相關(guān)的時序控制工作；FPGA部分對單片機(jī)ADC所采集的音頻信號進(jìn)行快速傅里葉變換（FFT）,，然后將變換后的結(jié)果返回并在液晶屏上顯示,。系統(tǒng)實現(xiàn)了對20 Hz~20 kHz音頻信號的采集與頻譜分析，該系統(tǒng)具有較好的實時性和準(zhǔn)確性,，頻譜刷新時間小于0.5 s,，最大誤差約為10%。
關(guān)鍵詞： 音頻,；頻譜分析,；FFT；單片機(jī),；FPGA

    頻譜分析儀（Spectrum Analyzer）是指能以模擬或數(shù)字方式顯示信號頻譜的儀器。頻譜分析儀的主要用途是對動態(tài)變化的信號進(jìn)行頻域上的分析,，其研究的對象可以是電子設(shè)備,，也可以是機(jī)械系統(tǒng)，并且不一定要求是線性系統(tǒng),。其應(yīng)用情況大致可分為兩類：一類是用于通信系統(tǒng)和電子系統(tǒng)的監(jiān)測,，例如測試各種天線的駐波比，對信號進(jìn)行調(diào)制分析,，監(jiān)視電臺的工作情況以及無線電頻譜占用情況等,；另一類是對一些低頻系統(tǒng)和機(jī)械系統(tǒng)進(jìn)行動態(tài)分析，例如沖擊信號,、振動信號及聲音信號的分析,，對機(jī)械結(jié)構(gòu)進(jìn)行振動模態(tài)分析和設(shè)備的故障診斷等。此外,，頻譜分析儀還廣泛應(yīng)用于航空航天,、地質(zhì)、建筑,、氣象和醫(yī)學(xué)等領(lǐng)域,。
    本文以FPGA與C8051F020單片機(jī)為核心，設(shè)計并制作一個音頻頻譜分析系統(tǒng),。該系統(tǒng)能對音頻信號進(jìn)行實時采樣與分析并在液晶屏上顯示頻譜,，同時可根據(jù)輸入信號頻率的不同自動調(diào)整采樣頻率以達(dá)到更小的頻譜分辨率。
    本系統(tǒng)的設(shè)計主要包括硬件設(shè)計和軟件設(shè)計兩部分,。硬件設(shè)計包括信號預(yù)處理電路和單片機(jī)最小系統(tǒng)的設(shè)計,，其中預(yù)處理電路包括音頻信號的聲音-電壓轉(zhuǎn)換以及電壓信號的放大；軟件設(shè)計主要包括單片機(jī)C語言編程以及FPGA的VHDL語言編程來實現(xiàn)音頻信號的采集與存儲,、快速傅里葉變換（FFT）以及音頻頻譜的LCD液晶屏顯示,。
1 系統(tǒng)方案設(shè)計
    圖1為總體方案設(shè)計框圖。駐極體話筒將外部聲音信號轉(zhuǎn)變?yōu)殡妷盒盘枺糯箅娐穼⒃撾妷盒盘柗糯蟮竭m合單片機(jī)A/D采樣的幅值,，當(dāng)單片機(jī)ADC采滿一定點(diǎn)數(shù)（即FFT點(diǎn)數(shù)）之后,，單片機(jī)將該組數(shù)據(jù)發(fā)往FPGA，由FPGA進(jìn)行FFT后再將變換結(jié)果發(fā)送回單片機(jī),，最終由單片機(jī)作相應(yīng)處理并在LCD液晶屏上顯示所采集信號的頻譜圖,。通過按鍵可以讓頻譜分析系統(tǒng)在某一時刻暫停，以便于觀察,。

2 系統(tǒng)硬件設(shè)計
2.1 單片機(jī)系統(tǒng)設(shè)計
2.1.1 C8051F020微控制器
    C8051F020器件是完全集成的混合信號系統(tǒng)級MCU芯片,，具有64個數(shù)字I/O引腳。
2.1.2 JTAG接口設(shè)計
    JTAG是Joint Test Action Group（聯(lián)合測試行動小組）的縮寫,，是一種國際標(biāo)準(zhǔn)測試協(xié)議,，最初是用來芯片測試的，還可用來在線編程,，C8051F020單片機(jī)本身已經(jīng)提供了該接口,。
將TMS1、TCK1,、TDI1,、TDO1引腳直接與單片機(jī)端口相連即可，4個引腳分別為模式選擇,、時鐘,、數(shù)據(jù)輸入和數(shù)據(jù)輸出口。
2.1.3 ZLG7289模塊設(shè)計
　為了設(shè)計與編程的方便,，本設(shè)計直接采用ZLG7289芯片來進(jìn)行按鍵和數(shù)碼管模塊設(shè)計,，ZLG7289芯片可直接驅(qū)動8位共陰式數(shù)碼管，同時還可以掃描多達(dá)64只按鍵,。
2.2 聲壓信號轉(zhuǎn)換電路設(shè)計
　本文采用駐極體話筒輸入音頻信號,，此類話筒有兩根引出線，漏極D與電源正極之間接一漏極電阻R,，信號由漏極經(jīng)一隔直電容輸出,，這種接法有一定的電壓增益，話筒的靈敏度比較高,，但動態(tài)范圍比較小,。在實際使用中，場效應(yīng)管在電路中的狀態(tài)不僅決定了話筒能否正常工作,，而且決定了話筒工作性能的好壞,。
　場效應(yīng)管的電路狀態(tài)取決于負(fù)載電阻R和電壓V的大小。一般應(yīng)取電源電壓的1/2較為合適,。應(yīng)保證RL的阻值要始終大于話筒輸出阻抗的3～5倍才能使話筒處于良好的匹配狀態(tài),。由于話筒的輸出阻抗在2 kΩ左右,，因此RL至少要在10 kΩ以上才能滿足要求。
　取RL為10 kΩ,，隔直電容取1 μF,。電路原理如圖2所示。

2.3 音頻信號放大電路設(shè)計
　因為單片機(jī)ADC的基準(zhǔn)電壓為2.4 V,，所以語音信號變化范圍為0~2.4 V最為合適,，而實際駐極體話筒的輸出電壓范圍不到2.4 V，故需要對其作放大處理,。本文采用集成運(yùn)放LF353對語音信號放大以滿足單片機(jī)的采集電壓,。
3 軟件系統(tǒng)設(shè)計
3.1 FPGA設(shè)計
　FPGA部分的設(shè)計主要包括SPI通信模塊、輸入緩沖模塊,、FFT運(yùn)算模塊,、時序控制模塊、輸出緩沖模塊及時鐘產(chǎn)生模塊等,。本文著重介紹SPI通信模塊和時序控制模塊的設(shè)計,。
3.1.1 SPI通信模塊
　SPI（Serial Peripheral Interface）總線系統(tǒng)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信以交換信息,。外圍設(shè)備可以是Flash、RAM,、網(wǎng)絡(luò)控制器,、LCD顯示驅(qū)動器和A/D轉(zhuǎn)換器等。
SPI總線系統(tǒng)的接口一般采用4條線：串行時鐘線（SCLK）,、主機(jī)輸入/從機(jī)輸出數(shù)據(jù)線（MISO）,、主機(jī)輸出/從機(jī)輸入數(shù)據(jù)線（MOSI）和低電平有效的從機(jī)選擇線（CS）。
　其中,，CS指此外圍設(shè)備是否被選中,，也就是說只有片選信號CS為預(yù)先規(guī)定的使能信號時（高電位或低電位），對此設(shè)備的操作才有效,。這就允許在同一總線上連接多個SPI設(shè)備成為可能,。接下來就是負(fù)責(zé)通信的3根線了。通信是通過數(shù)據(jù)交換完成的,，首先SPI是串行通信協(xié)議,，也就是說數(shù)據(jù)是一比特一比特的傳輸?shù)摹＿@就是SCK時鐘線存在的原因,，由SCK提供時鐘脈沖,，MISO、MOSI則基于此脈沖完成數(shù)據(jù)傳輸,。數(shù)據(jù)通過 MOSI線輸出,，數(shù)據(jù)在時鐘上升沿或下降沿時改變，在緊接著的下降沿或上升沿被讀取，完成一位數(shù)據(jù)傳輸,。輸入也使用同樣原理,。這樣，在至少8次時鐘信號的改變（上沿和下沿為一次）,，就可以完成8 bit數(shù)據(jù)的傳輸,。SPI通信模塊設(shè)計如圖3所示。

　由于FFT的運(yùn)算結(jié)果包括實數(shù)部分（8位）,、虛數(shù)部分（8位）和指數(shù)部分（6位）共22位,，為方便數(shù)據(jù)處理，取N為32,。其中mosi為串行輸入口,，接收單片機(jī)發(fā)送過來的數(shù)據(jù)，并從data_R[31..0]端口并行輸出,；FPGA發(fā)往單片機(jī)的數(shù)據(jù)由data_T[31..0]并行輸入,，通過miso口串行發(fā)往單片機(jī)。
3.1.2 時序控制模塊
　由FFT時序圖可知,，要使FFT模塊正常工作,，需要給出sink_valid、sink_sop及sink_eop 3個輸入信號,，sink_valid為高電平即可,，而sink_sop與sink_eop則需要每隔256個時鐘出現(xiàn)一次高電平，其他時間維持低電平,，以表示有效數(shù)據(jù)輸入號的開始與結(jié)束,。因此，用VHDL語言設(shè)計了一個有限狀態(tài)機(jī)來輸出上述3種控制信號,。生成的控制模塊如圖4所示,。

　reset_n為狀態(tài)機(jī)復(fù)位信號，低電平有效,，狀態(tài)機(jī)復(fù)位到初始狀態(tài)（即下圖中的idle狀態(tài)）,。clk為該狀態(tài)機(jī)的工作時鐘輸入口，與FFT的工作時鐘相同,。sink_ready與FFT模塊中的sink_ready輸出相連,，即只有當(dāng)FFT模塊數(shù)據(jù)接收準(zhǔn)備信號有效時，該控制模塊才開始輸出控制信號,。
3.2 單片機(jī)軟件設(shè)計
3.2.1 單片機(jī)軟件流程控制
　C8051F020單片機(jī)主要完成音頻信號的采集,、存儲與頻譜的LCD顯示。C8051F020單片機(jī)的ADC1主要有向AD1BUSY寫1啟動,、定時器3溢出啟動,、CNVSTR上升沿啟動和定時器2溢出啟動4種啟動方式,。通過配置ADC1控制寄存器ADC1CN中的AD1CM2-0來選擇其中一種?？紤]到單片機(jī)定時的精確度不夠,，故采用CNVSTR上升沿來啟動ADC1，外部啟動信號由FPGA系統(tǒng)時鐘分頻產(chǎn)生,。配置時只要將端口I/O交叉開關(guān)寄存器XBR2中的位0置1,，CNVSTR端口將連接到引腳，若無其他更高優(yōu)先級的端口連接被配置,，CNVSTR將被分配到P0.0口,。每次ADC1的啟動就由P0.0口的上升沿來控制。主程序流程圖如圖5所示,。

3.2.2 LCD頻譜顯示設(shè)計
    所使用的LCD液晶屏點(diǎn)數(shù)為128×64,，即水平方向有128個像素點(diǎn)，垂直方向有64個像素點(diǎn),。由于FFT變換長度為256個點(diǎn),，其中有效點(diǎn)數(shù)為128個，剛好可以一一對應(yīng)顯示,，一個像素點(diǎn)對應(yīng)一個頻點(diǎn),。幅值方面可以作適當(dāng)量化，將最大幅值（2.4 V）量化為64,，該液晶屏便可完整顯示音頻信號的頻譜了,。
4 FFT頻譜分析測試
4.1 正弦信號測試
    此時系統(tǒng)自動設(shè)定采樣率為1 kHz，可計算得出頻率分辨率約為3.9 Hz,，用信號發(fā)生器產(chǎn)生3.9 Hz的正弦信號，幅值為0~2.4 V,，觀察到的頻譜圖如圖6所示,。

    實際測試中，LCD液晶屏上的頻譜實時地隨著外部音頻信號的變化而變化,，刷新時間小于0.5 s,，達(dá)到了較高的實時性。
    本文綜述了頻譜分析系統(tǒng)的研究意義,，完成了音頻頻譜分析系統(tǒng)的設(shè)計和制作,，并對其進(jìn)行了性能測試。測試結(jié)果表明,，整個系統(tǒng)能夠順利采集音頻信號并進(jìn)行處理,，最終在LCD液晶上顯示所采集的頻譜圖，其達(dá)到一個較好的性能,，實現(xiàn)了預(yù)期的效果,。
參考文獻(xiàn)
[1] 倪銘.淺談頻譜分析[J].淮南職業(yè)技術(shù)學(xué)院學(xué)報,，2007（1）：50-52.
[2] 王琦.頻譜分析儀的原理[J].中國無線電管理，2000,，2（1）：23-25.
[3] 王春菊.數(shù)字式頻譜分析儀原理分析[J].標(biāo)準(zhǔn),、檢測與儀器，2001（12）：95-96.
[4] 班萬榮.頻譜分析儀的原理與發(fā)展[J].現(xiàn)代電子技術(shù),，2005（7）：101-102.
[5] 葉永杰,，彭小名，李世杰.一種基于FPGA的數(shù)字化頻譜分析技術(shù)[J].通信對抗,，2005（1）：22-26.