我們知道，SERDES對參考時鐘有嚴格的相位噪聲性能要求,。通常,，SERDES供應商會根據其SERDES采用的PLL以及CDR架構特點，以及性能數據,，提出對參考時鐘的相位噪聲的具體要求,。這個要求，通常是以不降低其SERDES性能為依據的,，一般情況下較嚴,。那么，是不是一點也不能違背呢,？作為供應商,，總是希望有較好的參考時鐘，這樣系統余量最大,。但作為用戶,，總是希望用便宜的參考時鐘，滿足需要并有一定余量就行,。這就要求在工程實踐中作某種平衡,，你需要對系統指標要求，SERDES性能有非常清楚的了解,。

比如：XILINX 7系列SERDES的CPLL對參考時鐘的相位噪聲要求如下：

     用戶設計需要跑XAUI協議，由于XAUI接收機的CDR的抖動容限拐點大約在1.87MHz,。因此,，參考時鐘的1MHz以下的相位噪聲可以適當放寬。

Case 1：

參考時鐘的相位噪聲在1MHz以下已經不滿足模板的要求,，但1MHz以上本底噪聲有較大余量,，很少的雜散有少量超標。這是可以接受的,，并且在工程實踐上,，也是成功的，全面滿足了用戶的系統要求,。

Case 2：

參考時鐘的相位噪聲在1MHz以下已經不滿足模板的要求,，且1MHz以上本底噪聲也沒有余量，雜散嚴重超標,。這是不可以接受的,，并且在工程實踐上,，也造成了收發(fā)兩個方向上的誤碼。