寬帶射頻通信系統(tǒng)是近年來研究的熱點之一,，它具有更高的集成度和更小的功耗,。寬帶低噪聲放大器(LNA)作為寬帶接收系統(tǒng)的第一級，對寬帶接收系統(tǒng)的整體性能起著重要的作用,。寬帶LNA常常采用LC濾波器進行寬帶阻抗匹配,，但對于頻率較低的射頻頻段而言,，采用LC濾波器需要引入很多的高品質(zhì)電感,，這將給設計帶來很多困難,。所以這些頻段的寬帶LNA設計通常采用其他結(jié)構(gòu),，并使用如噪聲抵消技術(shù)等噪聲優(yōu)化方法來改善噪聲性能,。

    UHF RFID常見的工作頻段有2.4 GHz、860 MHz~960 MHz以及433 MHz等,。相比于2.4 GHz頻段,，860 MHz~960 MHz和433 MHz頻段通常具有更遠的通信距離,，這些頻段在一些中遠距離的識別和傳輸中有著較為廣泛的應用。本文面向860 MHz~960 MHz,、433 MHz等頻段的RFID應用設計了一種CMOS寬帶LNA,，設計中采用了噪聲抵消技術(shù)和局部有源反饋結(jié)構(gòu)，并引入了電感補償,，實現(xiàn)了一個高增益,、低噪聲并具有很好的增益平坦度的CMOS寬帶低噪聲放大器。
1 寬帶低噪聲放大器的設計
1.1 并聯(lián)負反饋結(jié)構(gòu)
    并聯(lián)負反饋結(jié)構(gòu)的放大器是一種常見的寬帶低噪聲放大器結(jié)構(gòu),，這種結(jié)構(gòu)可以在較寬的頻帶內(nèi)保持較好的阻抗匹配,。并聯(lián)負反饋通常有兩類實現(xiàn)方式：一類是通過電阻實現(xiàn)負反饋，這類電路的結(jié)構(gòu)簡單,，面積開銷較小,，雖然其噪聲性能較差，但在一些寬帶電路中仍有所應用[1],；另一類電路通常采用源跟隨器進行有源負反饋,，這種結(jié)構(gòu)阻抗匹配自由度更高，噪聲性能較好,，是寬帶LNA設計中的常見電路結(jié)構(gòu)[2],。圖1為這兩種并聯(lián)負反饋電路的示意圖。

1.2 噪聲抵消技術(shù)
    許多寬帶匹配技術(shù)是通過輸入級晶體管的跨導實現(xiàn)阻抗匹配的,，這限制了匹配級的跨導,，導致這類電路的噪聲性能受到限制。噪聲抵消技術(shù)能夠有效改善這類電路的噪聲性能,。圖2所示為常見的噪聲抵消電路結(jié)構(gòu)[3-4]。圖中,，M1都是匹配級晶體管,，它們的輸入阻抗都可以近似表示為Rin=1/gm(gm為跨導)；M2構(gòu)成了噪聲抵消級,，它將M1在輸入端所產(chǎn)生的噪聲和輸入信號一起放大,，在輸出端獲得可以與匹配級輸出信號相加的信號以及與匹配級輸出噪聲相抵消的噪聲。通過調(diào)整M2的放大倍數(shù),，可以實現(xiàn)M1噪聲的完全抵消,，使電路的主要噪聲由跨導較大的M2決定，能夠大幅降低電路的噪聲系數(shù),。

NMOS和PMOS構(gòu)成電路復用結(jié)構(gòu),，該結(jié)構(gòu)可以提高電流的利用效率，降低電路的功耗,。并聯(lián)負反饋從共源共柵電路的M2(M2n和M2p)和M3的中間引出,，構(gòu)成局部反饋,，可以在一定程度上改善電路的阻抗匹配，并提高設計的自由度,。電路中還引入了柵極電感Lg,，以補償高頻增益的衰減。輸出端通過Buffer將輸出阻抗匹配至50 Ω,。
    在低頻下,，忽略寄生電容以及電感的作用，該電路的輸入阻抗可以表示為：
  
  

2 電路的仿真結(jié)果及分析
2.1 電路的前仿真結(jié)果及參數(shù)分析
    電路的設計與前仿真使用Cadence軟件,，采用UMC 0.18 μm標準CMOS工藝庫進行設計,。通過對電路的調(diào)試與仿真，驗證了上一節(jié)中對電路各項參數(shù)的分析,。在1.8 V的供電電壓下,，電路中LNA的直流電流約為5.25 mA，功耗約為9.45 mW,。在保持主要晶體管過驅(qū)動電壓基本不變的情況下,，將電壓降至1 V，電路中LNA的功耗約為4.25 mW,。圖4為電路主要參數(shù)的前仿真結(jié)果,，其中對有無Lg的情況和不同供電電壓下的結(jié)果進行了對比。
    圖4(a)中的增益(S21)曲線顯示,，在1.8 V的供電電壓下,，沒有Lg時，其增益在300 MHz附近達到最高點,，之后便隨著頻率的增加呈明顯的下降趨勢,。而增加Lg后電路的高頻增益明顯提高，電路在通頻帶內(nèi)具有比較平坦的增益,，同時也提高了電路的帶寬,，這與上一節(jié)中的分析結(jié)果一致。在前仿真中,，1.8 V供電電壓下,，電路的最大增益約為23 dB，若考慮Buffer帶來的6 dB衰減,， 則LNA的增益可以達到29 dB,，3 dB頻帶范圍約為0.1 GHz~1.7 GHz，其中0.2 GHz~1.4 GHz范圍內(nèi)增益較為平坦,。而在1 V供電電壓下,，電路的最大增益降至19 dB，下降約4 dB,。

    圖4(a)中的噪聲曲線表明,，Lg的引入還可以改善電路的高頻噪聲,。1.8 V供電電壓下，相比于無Lg的情況,，增加Lg后3 dB帶寬內(nèi)的最小噪聲由2.1 dB降至約1.3 dB,。根據(jù)前仿真結(jié)果，電源電壓1.8 V時,，電路在3 dB帶寬內(nèi)的噪聲約為1.4 dB~4 dB,，其中433 MHz處的噪聲約為2.2 dB，860 MHz~960 MHz范圍內(nèi)的噪聲約為1.5 dB~1.6 dB,；當電壓降至1 V后,，噪聲增加了約0.5 dB~1 dB，3 dB帶寬內(nèi)的噪聲系數(shù)約為1.8 dB~5 dB,，其中433 MHz處的噪聲約為2.8 dB,，860 MHz~960 MHz范圍內(nèi)的噪聲約為1.9 dB~2.1 dB?？梢钥闯?，在低電壓供電的情況下，電路仍能表現(xiàn)出較好的噪聲性能,，說明該電路也可以用于低功耗,、低噪聲放大器的設計。
    從圖4(b)中可以看出,，Lg的引入會造成高頻阻抗匹配明顯變差,，這一影響也與上一節(jié)中的分析相一致。這就使高頻阻抗匹配與高頻增益產(chǎn)生了矛盾,，設計時需要在增益,、帶寬與輸入匹配之間進行折衷，本設計中選擇犧牲一定的高頻阻抗匹配來獲得較好的增益和噪聲性能,。從圖4(b)中還可以看到,，低電壓下低頻阻抗匹配有所下降，這是因為降低電源電壓后,，電路的工作點有小幅的偏移，各晶體管的gm有一定的變化,，導致低頻輸入阻抗有所變化,。
2.2 電路的版圖及后仿真結(jié)果
    本設計中的LNA采用UMC 0.18 μm工藝設計，版圖面積為0.67 mm×0.61 mm,。使用Calibre軟件提取版圖中的寄生電阻,、電容以及電感等參數(shù)，然后使用Spectre仿真器完成后仿真,，后仿真的結(jié)果如圖5所示,。由于版圖中存在寄生效應,，后仿真結(jié)果明顯下降。其中,，寄生電容對電路性能的影響較大,。布線帶來的寄生電容使得電路的總電容明顯增加，導致電路的高頻增益下降更快,，為了補償這部分寄生電容的影響,，后仿真時Lg的取值比前仿真稍大。

    電路的后仿真結(jié)果顯示,，在1.8 V電壓下,，最大增益下降至22 dB左右，3 dB頻帶范圍約為0.1 GHz~1.35 GHz,，其中0.2 GHz~1.2 GHz范圍內(nèi)的增益比較平坦,，增益和帶寬相比于前仿真都有所下降；電路的噪聲系數(shù)在后仿真中也有明顯的上升,，3 dB帶寬內(nèi)的噪聲系數(shù)約為1.7 dB~5 dB,，其中433 MHz處的噪聲約為2.5 dB，860 MHz~960 MHz范圍內(nèi)的噪聲約為1.75 dB~1.85 dB,。而在1 V電壓下,，最大增益下降至18.3 dB左右，3 dB帶寬內(nèi)的噪聲系數(shù)約為2.1 dB~5.7 dB,，其中433 MHz處的噪聲約為3.1 dB,，860 MHz~960 MHz范圍內(nèi)的噪聲約為2.15 dB~2.25 dB。后仿真結(jié)果表明,，本設計電路具有較高的增益和較好的寬帶噪聲性能,，并且在低電壓下也能表現(xiàn)出很好的性能。
    本文設計的CMOS寬帶低噪聲放大器采用了噪聲抵消技術(shù)和局部有源反饋結(jié)構(gòu),，并且引入了電感補償,。該電路結(jié)構(gòu)的特點是噪聲低，增益高,，通帶內(nèi)增益平坦,，且該電路在低電壓下工作時同樣具有較高的增益和較低的噪聲，可以應用于低功耗寬帶LNA電路,。設計采用UMC 0.18 μm工藝,，根據(jù)后仿真結(jié)果，電路在1.8 V和1 V的供電電壓下均能表現(xiàn)出較好的增益,、帶寬和噪聲性能,。本文所設計的電路結(jié)構(gòu)可以滿足多頻段的RFID應用需求，并且為寬帶低噪聲放大器的低功耗設計提供了參考,。
參考文獻
[1] PERUMANA B G,，ZHAN J H C,，TAYLOR S S，et al.  Resistive-feedback CMOS low-noise amplifiers for multiband  applications[J].IEEE Transactions on Microwave Theory and  Techniques,，2008,，56(5)：1218-1225.
[2] BORREMANS J，WAMBACQ P,，SOENS C,，et al.Low-area active-feedback low-noise amplifier design in scaled digital CMOS[J].IEEE Journal of Solid-State Circuits，2008,，43(11)：2422-2433.
[3] BRUCCOLERI F,，KLUMPERINK E A M，NAUTA B.Wide-band CMOS low-noise amplifier exploiting thermal noise canceling[J].IEEE Journal of Solid-State Circuits,，2004,，39(2)：275-282.
[4] BLAAKMEER S C，KLUMPERINK E A M,，LEENAERTS D  M W,，et al.Wideband balun-LNA with simultaneous output  balancing，noise-canceling and distortion-canceling[J].IEEE  Journal of Solid-State Circuits,，2008,，43(6)：1341-1350.
[5] WANG H R，ZHANG L,，YU Z P.A wideband inductorless LNA with local feedback and noise cancelling for low-power low-voltage applications[J].IEEE Transactions on Circuits  and Systems I-Regular Papers,，2010，57(8)：1993-2005.
[6] LEE H C,，WANG C S,，WANG C K.A 0.2-2.6 GHz wideband noise-reduction gm-boosted LNA[J].IEEE Microwave and Wireless Components Letters，2012,，22(5)：269-271.