亮點(diǎn)：

·        Synopsys DesignWare^® AEON多次可編程（MTP）超低功耗（ULP）非揮發(fā)性存儲(chǔ)器（NVM）知識(shí)產(chǎn)權(quán)（IP）已專為功耗和面積敏感的無(wú)線應(yīng)用和RFID/NFC標(biāo)簽而進(jìn)行了優(yōu)化

·        與上一代產(chǎn)品相比,，單比特讀取功能和低至0.9V的讀取操作將功耗降低了90%

·        通過(guò)復(fù)用片上現(xiàn)有的模擬模塊，面積比以前的Synopsys NVM IP縮小了50%,，從而降低了總系統(tǒng)成本

·        支持高達(dá)10萬(wàn)次的擦寫(xiě)次數(shù),，使RFID 和NFC標(biāo)簽可被多次重復(fù)使用

·        快速擦寫(xiě)模式使制造廠的擦寫(xiě)時(shí)間降低多達(dá)70%

    為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件,、知識(shí)產(chǎn)權(quán)（IP）及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司（Synopsys,Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布：其專為功耗和面積要求嚴(yán)格的無(wú)線應(yīng)用和RFID/NFC集成電路而進(jìn)行了優(yōu)化的DesignWare^® AEON^®多次可編程（MTP）超低功耗（ULP）非易失性存儲(chǔ)器（NVM）IP開(kāi)始供貨,。與上一代產(chǎn)品相比,，通過(guò)提供一種單比特位讀取功能、低至0.9V的讀取操作以及擦寫(xiě)操作中低于10uA的峰值電流DesignWare AEON MTP ULP NVM IP將功耗降低了90%,。降低功耗在移動(dòng)系統(tǒng)中意味著延長(zhǎng)電池的壽命,，提高RFID/NFC標(biāo)簽的靈敏度，并允許更小的天線從而減小了標(biāo)簽的尺寸,。

     “Synopsys的ULP NVM IP降低了功耗并且縮小了面積,，使我們能夠去鞏固我們?cè)赨HF RFID標(biāo)簽集成電路（IC）市場(chǎng)上作為一家一站式解決方案供應(yīng)商的強(qiáng)大地位，”Chipus的首席執(zhí)行官M(fèi)urilo Pessatti說(shuō)道：“作為一家在快速演進(jìn)的RFID市場(chǎng)中競(jìng)爭(zhēng)的模擬IP公司,，我們需要值得信賴的IP合作伙伴,，而Synopsys擁有我們可以信賴的IP質(zhì)量和支持?；谖覀円酝肧ynopsys NVM IP所取得的成功,，我們堅(jiān)信Synopsys的ULP NVM IP將支持我們?nèi)?chuàng)造具有競(jìng)爭(zhēng)力的產(chǎn)品，以滿足我們客戶在功耗和面積方面的需求,。”

   “通過(guò)在我們量產(chǎn)的180納米CMOS工藝節(jié)點(diǎn)上提供ULP NVM IP,，將使我們的客戶能夠降低其總系統(tǒng)的成本，同時(shí)滿足RFID和NFC標(biāo)簽的超低功耗的需求,。”SilTerra的高級(jí)副總裁Yit Loong Lai說(shuō)道：“DesignWare NVM IP與我們的工藝技術(shù)高度匹配,，將容量,、速度和耐用性能完美融合，必將推動(dòng)未來(lái)物聯(lián)網(wǎng)相關(guān)應(yīng)用,。”

    DesignWare AEON MTP ULP NVM IP提供了單比特讀取功能,，為設(shè)計(jì)師在設(shè)置功耗/時(shí)序的權(quán)衡點(diǎn)時(shí)提供了更大的靈活性，這種權(quán)衡點(diǎn)取決于峰值電流和讀取時(shí)間要求,。為了降低工廠擦寫(xiě)測(cè)試的成本,，該IP包含了一種快速擦寫(xiě)模式，它比上一代產(chǎn)品的擦寫(xiě)時(shí)間縮短了70%,。由于支持高達(dá)10萬(wàn)次的擦寫(xiě)次數(shù),，采用DesignWare AEON MTP ULP NVM IP的RFID和NFC的設(shè)計(jì)師可對(duì)其產(chǎn)品針對(duì)反復(fù)使用而進(jìn)行多次重復(fù)擦寫(xiě)充滿信心。另外,，該IP集成了關(guān)鍵的高電壓產(chǎn)生和分布電路,，以簡(jiǎn)化集成并降低系統(tǒng)成本和面積。

    “為了達(dá)到其系統(tǒng)功耗和成本的目標(biāo),，處于充滿競(jìng)爭(zhēng)的無(wú)線和RFID/NFC標(biāo)簽市場(chǎng)中的設(shè)計(jì)師需要為其集成電路選擇功耗最低和面積最小的NVM IP,，”Synopsys IP和系統(tǒng)營(yíng)銷副總裁John Koeter說(shuō)道：“Synopsys DesignWare NVM IP擁有業(yè)界最多樣化的CMOS MTP IP組合，并已經(jīng)成功地在40多種工藝節(jié)點(diǎn)上實(shí)現(xiàn)了超過(guò)30億顆的芯片出貨量,。借助全新的DesignWare AEON MTP ULP NVM IP,，Synopsys基于其多年處于領(lǐng)先的NVM技術(shù)，提供經(jīng)過(guò)驗(yàn)證的,、可降低集成風(fēng)險(xiǎn)同時(shí)加速產(chǎn)品上市時(shí)間的IP,。”

供貨

    180納米工藝節(jié)點(diǎn)的DesignWare AEON MTP ULP NVM IP已經(jīng)開(kāi)始供貨。

關(guān)于DesignWare IP

    Synopsys是一家為各種SoC設(shè)計(jì)提供高質(zhì)量和硅驗(yàn)證過(guò)IP解決方案的領(lǐng)先供應(yīng)商,，其豐富的DesignWare IP產(chǎn)品系列包括完整的接口IP解決方案,，如廣為應(yīng)用的協(xié)議控制器、物理層IP（PHY）和驗(yàn)證IP,，模擬IP,，各種嵌入式存儲(chǔ)器，邏輯庫(kù),，處理器內(nèi)核和子系統(tǒng),。為了支持軟件開(kāi)發(fā)及IP的軟硬件集成，Synopsys還為其多種IP產(chǎn)品提供驅(qū)動(dòng)器,、事務(wù)級(jí)模型和原型,。Synopsys的HAPS®基于FPGA的原型解決方案支持在系統(tǒng)環(huán)境中驗(yàn)證IP和SoC。Synopsys的Virtualizer虛擬原型工具箱使開(kāi)發(fā)人員能夠比傳統(tǒng)方法提早很久就開(kāi)始為IP或者整個(gè)SoC開(kāi)發(fā)軟件,。憑借其健全的IP開(kāi)發(fā)方法學(xué),，以及在質(zhì)量、IP原型,、軟件開(kāi)發(fā)及綜合性技術(shù)支持的大力投入,，Synopsys幫助設(shè)計(jì)師能夠加快產(chǎn)品的上市并減小集成風(fēng)險(xiǎn),。如需更多有關(guān)DesignWare IP的信息，請(qǐng)?jiān)L問(wèn):  http://www.synopsys.com/designware,。