《電子技術應用》
您所在的位置:首頁 > EDA與制造 > 新品快遞 > Synopsys發(fā)布Verification Compiler驗證編譯器使產能提升3倍

Synopsys發(fā)布Verification Compiler驗證編譯器使產能提升3倍

下一代的創(chuàng)新軟件為完整驗證流程提供革命性的技術支持
2014-03-24

亮點:

·        包括靜態(tài)和形式驗證的新一代驗證技術,,使性能提升了5倍

·        將仿真,、靜態(tài)和形式驗證,,驗證IP(VIP)、調試以及覆蓋率技術完整地集成到同一個產品中,,提高了性能和產能

·        建在易于使用的Verdi3™調試平臺上全新的,、先進的SoC調試功能提高了調試效率

·        完整的低功耗驗證功能,擁有自帶的低功耗仿真,、X-傳遞(X-propagation)仿真,、新一代低功耗靜態(tài)校驗以及低功耗形式驗證

·        將ARM®AMBA®4AXI4™和AMBA5 CHI互連、以太網(wǎng),、MIPI,、PCIe等等一系列技術的驗證IP組合,與仿真和調試功能集成在一起,,實現(xiàn)了最高的性能和產能

·        并發(fā)性驗證許可使整體生產率提高了3倍

為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件,、知識產權(IP)及服務的全球性領先供應商新思科技公司(Synopsys, Inc.,納斯達克股票市場代碼:SNPS)日前宣布:其Verification Compiler™驗證編譯器解決方案開始供貨,,該款新產品代表了業(yè)內為系統(tǒng)級芯片(SoC)驗證技術和驗證路線圖描繪的一幅誘人前景,。Verification Compiler是一種將新一代驗證技術集成到一起的完整產品組合,,其中包括先進調試,、靜態(tài)和形式驗證、仿真,、驗證IP以及覆蓋率收斂,。將這些技術集成到一起實現(xiàn)了性能的5倍提升,同時調試效率也得到了大幅度的提高,,使SoC設計和驗證團隊用同一個產品就能創(chuàng)建一種具有完整功能的驗證流程,。通過把新一代技術、集成化流程和獨特的并發(fā)驗證許可模型結合在一起,,使Verification Compiler能夠將整體產能提高3倍—— 直接解決日益突出的SoC上市時間挑戰(zhàn),。

需要查看多媒體新聞稿,請訪問:

http://www.synopsys.com/Company/PressRoom/Pages/verification-compiler-news-release.aspx

“驗證復雜度正以快于摩爾定律的速度不斷增長,,”NVIDIA公司負責GPU工程高級副總裁Jonah Alben表示:“為了應對這一點,,業(yè)界需要諸如靜態(tài)和形式驗證等新一代的驗證技術,,同時還需要更好的集成化流程,這種流程可降低投資在不同驗證方法上的成本,。Synopsys的Verification Compiler提供了一幅美好的前景,,其潛在發(fā)展可滿足這些需求,同時將驗證生產力提升到了一個新的水平,,并將繼續(xù)推動支持產業(yè)創(chuàng)新的開放接口,。”

“Verification Compiler為驗證描繪了全新的前景,”Cavium公司負責工程的企業(yè)副總裁Anil Jain說到:“我們正面臨驗證領域內的一個轉折點,,我們相信必然到來的修正措施不僅源于新的技術和大量的集成,,而且也源于可以提供一個SoC驗證流程所需要的所有技術的一種創(chuàng)新訪問模式。通過Verification Compiler,,Synopsys正在提供一種使這種遠景變?yōu)楝F(xiàn)實的產品,。”

“Altera的SoC是一些在行業(yè)中集成度最高的異構計算平臺,它們將多核ARM處理器系統(tǒng),、浮點DSP模塊,、高帶寬I/O和高性能的可編程邏輯結合在一個晶片上,”Altera公司負責IC工程的副總裁Ty Garibay表示道:“由于我們將SoC遷移到了集成在英特爾14納米三柵極3D晶體管工藝上的第三代64位架構,,我們使用的設計和驗證工具必須實現(xiàn)無縫的操作運行和溝通,,使我們能夠利用通過統(tǒng)一的編譯器和調試流程在RTL、UVM和嵌入式軟件域內進行仿真和調試,。Verification Compiler的推出是一項重大進展,,將支持我們的設計團隊去顯著提高產能。”

SoC驗證所需要的先進技術

隨著移動通信和物聯(lián)網(wǎng)推動著電子技術向前不斷發(fā)展,,先進SoC的開發(fā)在驗證的復雜性,、新的功率效率要求、不斷增加的軟件容量以及嚴苛的上市時間等方面面臨壓力呈指數(shù)般增長,。要實現(xiàn)這些復雜SoC的驗證收斂就需要結合多種技術,,包括先進的調試、靜態(tài)和形式驗證,、低功耗驗證,、驗證IP以及覆蓋率收斂。

為了在驗證領域中應對這一具有挑戰(zhàn)性的局面,,Verification Compiler提供了一整套新一代技術,,包括形式驗證、SoC的連通性檢查,、全SoC級時鐘域交叉(CDC)檢查,、X-傳遞仿真、集成的低功耗仿真和先進的驗證規(guī)劃和管理等。Verification Compiler還包括一整套Synopsys的新一代驗證IP,,其中包括相應的測試套件,,全部被集成在其中以用于先進的調試和高性能仿真。通過將這些技術集成到同一個產品之中,,Verification Compiler使SoC設計和驗證團隊能夠更好地解決SoC驗證所面臨的不斷增長的技術和進度挑戰(zhàn),。

新一代靜態(tài)和形式驗證

Verification Compiler用新一代靜態(tài)和形式驗證技術解決了驗證復雜SoC時巨大的容量挑戰(zhàn),與其他任何現(xiàn)有解決方案相比,,其性能和容量都提升了3倍到5倍,。這項新技術包括形式屬性檢查、低功耗靜態(tài)檢查,、CDC檢查,、SoC連接檢查、先進的lint和序列化等效性檢查,。Verification Compiler的靜態(tài)和形式驗證功能與Synopsys Design Compiler®和IC Compiler™使用模型和流程完全兼容,。

更高的調試效率

Verification Compiler的調試功能使用了Synopsys作為行業(yè)事實標準的調試平臺Verdi3技術。Verification Compiler采用了所有Verdi3的最新調試技術,,包括許多創(chuàng)新的調試功能,,使調試效率得到大幅度提升。這些新功能包括交互式測試平臺(UVM-aware)調試,、事務級調試,、硬件/軟件調試、功率感知調試和協(xié)議感知調試,,這些功能都建立在統(tǒng)一的,、一致的并且易于使用的環(huán)境之上。Verification Compiler通過將這些先進的調試功能與仿真,、VIP,、形式驗證以及覆蓋率緊密地集成在一起,進一步大幅度地提升了調試效率,。

Synopsys Verdi3調試平臺將繼續(xù)作為獨立的產品供貨,。Verdi3是一個開放的平臺,能夠通過快速信號數(shù)據(jù)庫(FSDB)以及Verdi互操作性的應用(VIA)與其它驗證流程集成,。Verdi3將繼續(xù)全力支持市場上重要的仿真,、硬件加速和形式驗證產品,。

并發(fā)式驗證

當今的SoC驗證流程需要跨越不同地域的多個團隊同時使用各種驗證技術,。而且,流程上不同位置所要求的技術關注重點也不相同,。這類訪問瓶頸問題極大地影響了驗證效率,、成本以及上市時間。為了解決這些瓶頸問題,,每個Verification Compiler許可包括三個獨立的并發(fā)按鍵:一個按鍵用于所有的靜態(tài)和形式技術,;一個按鍵用于與仿真相關的技術(包括所有VIP),;一個按鍵用于所有的調試技術。這三個按鍵可以被同一個用戶同時并列使用,,以提高個人的產能,,或者它們可以被同一家公司的不同成員獨立使用。這種靈活性使設計團隊能夠同時執(zhí)行多個驗證功能,,顯著地提高了驗證產能,。

“多年來,我們一直與許多客戶在其最復雜的驗證挑戰(zhàn)方面密切合作,,”Synopsys公司高級副總裁兼驗證業(yè)務部總經理Manoj Gandhi表示:“在過去的幾年中,,我們已經建立了一個包括各種領先驗證軟件技術的強大的產品組合。Verification Compiler通過將這些技術集成到同一個產品中,,而把他們推向一個新的高度,,從而具有了無可比擬的性能、功能以及產能,,并且為將來的更大發(fā)展奠定了基礎,。”

本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點,。轉載的所有的文章、圖片,、音/視頻文件等資料的版權歸版權所有權人所有,。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容,、版權和其它問題,,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,,避免給雙方造成不必要的經濟損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。