《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動(dòng)態(tài) > Altera搭上Intel 14nm工藝的戰(zhàn)車能否搶占下一代制高點(diǎn),?

Altera搭上Intel 14nm工藝的戰(zhàn)車能否搶占下一代制高點(diǎn),?

2014-09-04
作者:來源:互聯(lián)網(wǎng)
關(guān)鍵詞: FPGA 14nm Stratix10 Intel Altera

FPGA兩大巨頭Xilinx和Altera在28nm工藝節(jié)點(diǎn)分別采用了臺(tái)積電不同的工藝技術(shù),,在接下來的20nm和16nm/14nm卻采用了不同的策略。Altera搭上了Intel 14nm工藝的戰(zhàn)車,,并與Intel簽訂排他性協(xié)議(http://blog.chinaaet.com/detail/31993),。

Intel 14nm工藝有何過人之處,?日本同行PCWatch近日對Intel新工藝做了一番解析,,并和其他廠商,、其他工藝的正面對比,更加凸顯了世界第一芯片巨頭的強(qiáng)悍,。

Intel 14nm工藝 PK 臺(tái)積電16nm,、三星/Global Foundries 14nm

Intel 22nm工藝已經(jīng)率先使用了3D立體晶體管,14nm上將進(jìn)化到第二代,,其他廠商則會(huì)陸續(xù)上馬類似的FinFET,,包括臺(tái)積電16nm、三星/Global Foundries 14nm,。

來看看幾個(gè)工藝的間距數(shù)據(jù):

 

相比之下,,臺(tái)積電16nm、三星/GF 14nm的柵極間距分別是90nm,、78nm,,前者只相當(dāng)于Intel 22nm的水平,,后者也略弱一些,而內(nèi)部互聯(lián)最小間距則都是64nm,,相比于Intel大了23%,。

這些間距越小,,就可以把晶體管做得更小,、更密,對于電路集成度,、芯片性能的重要性不言而喻

 

Intel曾經(jīng)自己高調(diào)宣揚(yáng)過,,整個(gè)世界也都承認(rèn),無與倫比的先進(jìn)制造工藝是這家芯片巨頭永遠(yuǎn)令人眼紅的優(yōu)勢,。14nm工藝雖然從年初拖到了年底,,但到時(shí)候仍然是這個(gè)地球上最先進(jìn)的。其他半導(dǎo)體企業(yè)紛紛減緩腳步或者合縱連橫的同時(shí),,Intel仍在堅(jiān)持獨(dú)行,,仍在引領(lǐng)世界。

 

Intel 14nm工藝的發(fā)展進(jìn)程和技術(shù)優(yōu)勢

 隨著Broadwell-Y CoreM系列初步揭開面紗,,Intel也公布了14nm工藝的大量相關(guān)資料,,介紹了它的發(fā)展情況和技術(shù)優(yōu)勢。

簡單地說:

1,、Intel 14nm工藝已經(jīng)通過各項(xiàng)驗(yàn)證,,并在美國俄勒岡、亞利桑那工廠投入了量產(chǎn),,明年還會(huì)加入愛爾蘭工廠,。

2、它使用了第二代Tri-Gate(FinFET)立體晶體管技術(shù),,擁有業(yè)界領(lǐng)先的晶體管性能,、功耗、密度和成本,。

3,、Broadwell家族將首先采用14nm工藝制造,其后陸續(xù)擴(kuò)展到Intel各條處理器產(chǎn)品線,。

4,、Intel 14nm不但自己用,還會(huì)為很多客戶代工大量產(chǎn)品,,從高性能到低功耗均可(已拿下Altera,、松下)。

 

事實(shí)上,,14nm也是迄今為止Intel面臨的最艱難的挑戰(zhàn),,Intel對此也是很坦誠,,并沒有遮遮掩掩。根據(jù)官方數(shù)據(jù),,14nm工藝良品率初期低得要命,,直到今年第二季度末才達(dá)到量產(chǎn)標(biāo)準(zhǔn),預(yù)計(jì)2015年第一季度才能追上22nm的水 平,,后者迄今仍是Intel良品率最高的工藝,。

也只有到了2015年上半年,14nm的良品率,、產(chǎn)能兩個(gè)關(guān)鍵指標(biāo)才能都滿足多條產(chǎn)品線的需求,。這也正是Broadwell為什么首發(fā)只有一個(gè)超低壓版的CoreM系列,更多產(chǎn)品明年才會(huì)發(fā)布的根本原因,。

下邊繼續(xù)跟隨Intel的幻燈片,,一起看看14nm工藝的神氣,尤其是和現(xiàn)有的22nm好好對比對比,。

 

22nm上率先引入了Tri-Gate三柵極立體晶體管技術(shù),,堪稱半導(dǎo)體歷史上的一次革命。雖然帶來了晶體管密度等方面的一些問題,,導(dǎo)致核心面積過小,、發(fā)熱密度升高,但仍然是大勢所趨,,其他廠商紛紛引入,,不過在名字上都叫做FinFET,異曲同工,。

 

晶體管鰭片是最能反應(yīng)該技術(shù)進(jìn)步的地方,。鰭片高度從34nm增至42nm(進(jìn)步比例24%),更高更薄可以改善驅(qū)動(dòng)電流,、性能,;間距從60nm縮小到42nm(進(jìn)步比例30%),可以提高集成密度,;整體所需鰭片數(shù)量減少,,可以改進(jìn)集成密度、降低電容,。

 

另外,,晶體管柵極間距、互聯(lián)間距也分別縮小到了70nm,、52nm,,進(jìn)步比例為22%、35%,。

 

 鰭片外圍覆蓋著的(黃色)就是金屬柵極,。

 

 層連最小間距也從80nm來到了52nm(進(jìn)步比例35%),。

SRAM存儲(chǔ)單元的面積,上代是0.108平方微米,,現(xiàn)在僅為0.0588平方微米,,進(jìn)步比例達(dá)46%,幾乎縮小了一半,。

第一頁就可以看出,,Intel的14nm工藝非常領(lǐng)先,拿幾百億美元砸出來的技術(shù)就是非同凡響,!臺(tái)積電16nm只相當(dāng)于Intel 22nm的水平,。

也就是說,采用Intel 14nm工藝的Stratix 10,,不僅領(lǐng)先Xilinx剛剛推出的20nm的UltraScale系列產(chǎn)品,而且領(lǐng)先下一代的16nm工藝,。

結(jié)論:Stratix 10領(lǐng)先了UltraScale系列3代,!  其實(shí)就是Stratix 12,所以速度的單位是GHz,。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn),。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容、版權(quán)和其它問題,,請及時(shí)通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118,;郵箱:[email protected]