Silicon Labs針對消費(fèi)電子產(chǎn)品推出業(yè)界最小尺寸PCI Express時(shí)鐘IC
2014-10-10
高性能模擬與混合信號IC領(lǐng)導(dǎo)廠商Silicon Labs（芯科實(shí)驗(yàn)室有限公司, NASDAQ:SLAB）今天宣布針對消費(fèi)電子和嵌入式應(yīng)用推出業(yè)界最小尺寸的符合PCI Express（PCIe）標(biāo)準(zhǔn)的時(shí)鐘發(fā)生器芯片，在這些應(yīng)用中可靠性,、板面積,、器件數(shù)量和功耗通常是其關(guān)鍵設(shè)計(jì)要素,。設(shè)計(jì)旨在滿足PCIe Gen 1/2/3標(biāo)準(zhǔn)的嚴(yán)格規(guī)范，新型的Si50122時(shí)鐘憑借Silicon Labs低功耗PCIe和CMEMS®技術(shù)為各類應(yīng)用提供了節(jié)能,、免片外晶體的時(shí)鐘解決方案,，這些應(yīng)用包括數(shù)字錄像機(jī)和靜態(tài)照相機(jī)、IP機(jī)頂盒,、高清視頻流播放機(jī),、高清晰度數(shù)字電視、家庭娛樂和音頻系統(tǒng),、多功能打印機(jī),、消費(fèi)類和小型商業(yè)存儲(chǔ)設(shè)備、家庭網(wǎng)關(guān)和無線接入設(shè)備等,。
Si50122是第一個(gè)集成Silicon Labs CMEMS專利技術(shù)的時(shí)鐘發(fā)生器芯片,。片內(nèi)的CMEMS諧振器為芯片內(nèi)的CMOS時(shí)鐘電路提供了一個(gè)穩(wěn)定的頻率參考，省去了通常所需的大體積,、分立的石英晶體,。通過利用CMEMS技術(shù),，Si50122 PCIe時(shí)鐘提供了極佳的抗沖擊和抗振動(dòng)性,，即使在惡劣的條件下（例如極端溫度變化）也能夠確保高可靠性并保證性能,。手持消費(fèi)電子產(chǎn)品容易遭遇碰撞或跌落的情況，使用穩(wěn)固的CMEMS PCIe時(shí)鐘發(fā)生器而不是基于晶體的解決方案,，能夠消除由于石英諧振器損壞而導(dǎo)致系統(tǒng)故障的風(fēng)險(xiǎn),。
支持極小的2mm x 2.5mm 10引腳TDFN封裝，Si50122是業(yè)內(nèi)現(xiàn)有的最小尺寸的PCIe時(shí)鐘發(fā)生器,，也是業(yè)內(nèi)最低功耗的免片外晶體的PCIe時(shí)鐘解決方案,。結(jié)合了業(yè)內(nèi)領(lǐng)先的小尺寸和超低功耗，Si50122成為采用PCIe互聯(lián)標(biāo)準(zhǔn)的空間受限的手持和電池供電型消費(fèi)電子和嵌入式應(yīng)用的最佳解決方案,。
為了降低系統(tǒng)成本,、功耗和器件數(shù)量并簡化電路板設(shè)計(jì)，Si50122 PCIe時(shí)鐘發(fā)生器采用了低功耗的“推挽（Push-pull）”式HCSL輸出緩沖器,，省去了HCSL輸出通常所需的所有外部終端電阻,。而競爭對手芯片通常使用傳統(tǒng)的輸出緩沖器架構(gòu)，其需要1個(gè)電源電阻器以及每個(gè)輸出端口上多達(dá)4個(gè)終端電阻器,，這迫使設(shè)計(jì)人員在使用2路輸出器件時(shí)要管理多達(dá)9個(gè)片外電阻器,。通過省去眾多的片外器件，推挽技術(shù)使得設(shè)計(jì)人員能夠在輸出引腳和接收器之間使用直連線,，從而獲得更可靠的信號完整性,。其他大多數(shù)PCIe時(shí)鐘供應(yīng)商通常采用傳統(tǒng)的恒流（constant-current）技術(shù)，相較之下,，在輸出緩沖器中采用推挽技術(shù)功耗可降低60%以上,。
Si50122PCIe時(shí)鐘芯片提供2路低功耗100MHz差分HCSL輸出和1路25MHz LVCMOS時(shí)鐘輸出。由于它是免片外晶體的解決方案,，因此它不需要片外25MHz參考時(shí)鐘源,。正如Silicon Labs全部的PCIe計(jì)時(shí)IC產(chǎn)品組合一樣，Si50122芯片完全超越了PCIe Gen 1/2/3標(biāo)準(zhǔn)中對于抖動(dòng)性能的要求,，并且支持可選的擴(kuò)頻調(diào)制功能以進(jìn)一步降低電磁干擾（EMI）,。
Silicon Labs計(jì)時(shí)產(chǎn)品營銷總監(jiān)James Wilson表示，“隨著當(dāng)今功耗和空間受限的消費(fèi)電子和嵌入式產(chǎn)品不斷采用PCIe標(biāo)準(zhǔn),，開發(fā)人員需要新一代PCIe時(shí)鐘解決方案以最小化功耗,、BOM數(shù)量和電路板面積。我們設(shè)計(jì)新型的基于CMEMS的免片外晶體Si50122 PCIe時(shí)鐘,，旨在為快速擴(kuò)展的PCIe市場提供高集成度,、低功耗、高可靠性和設(shè)計(jì)的簡易化”,。