2008 年 3 月 25 日,， 中國北京 ——全球可編程解決方案領(lǐng)導(dǎo)廠商 賽靈思公司（ Xilinx, Inc. (NASDAQ:XLNX) 今天宣布推出其 ISE® Design Suite10.1 版,。這一統(tǒng)一的整體解決方案為 FPGA 邏輯,、嵌入式和 DSP 設(shè)計人員提供了賽靈思的整個設(shè)計工具產(chǎn)品線,，其中的設(shè)計工具具有完全的互操作能力。 ISE Design Suite 10.1 版以平均運行速度快兩倍的特性極大地加快了設(shè)計實施速度,。因此設(shè)計人員可以在一天時間里完成多次反復(fù)設(shè)計,。今天的發(fā)布另外一個重要意義就是新版本采用了 SmartXplorer 技術(shù) , 這一技術(shù)專門為解決設(shè)計人員所面臨的時序收斂和生產(chǎn)力這兩大艱巨挑戰(zhàn)而開發(fā)。 SmartXplorer 技術(shù)支持在多臺 Linux 主機上進行分布式處理,，可在一天時間里完成更多次實施過程,。通過利用分布式處理和多種實施策略，性能可以提升多達 38% ,。 SmartXplorer 技術(shù)同時還為用戶利用獨立的時序報告監(jiān)控每個運行實例提供相應(yīng)的工具,。

“ ISE Design Suite 10.1 對我們的設(shè)計團隊來說非常重要，運行時間改善了多達 80% ,。更快的運行速度巨大地 施速度,， 節(jié)約了開發(fā)時間，因而也加快了我們的產(chǎn)品上市速度 ,。”富士公司光學(xué)系統(tǒng)部高級工程師 Yasuhiro Ooba 說,。富士公司光學(xué)系統(tǒng)部是為全球市場提供信息技術(shù)和通信解決方案的領(lǐng)先供應(yīng)商。

“ SmartXplorer 為我們的 FPGA 設(shè)計流程提供了強大的助力,。沒有 SmartXplorer 技術(shù)的時候,，我們必須手工登錄到多臺服務(wù)器并管理每個 PAR 任務(wù)。”數(shù)據(jù)中心 I/O 可視化領(lǐng)域的技術(shù)領(lǐng)導(dǎo)廠商 Xsigo Systems 公司的邏輯設(shè)計人員 Honda Yang 說,，“我為所看到的不同策略實現(xiàn)的結(jié)果而驚訝“利用 SmartXplorer ,， 我們在性能上加快了 20% 。 ”

PlanAhead Lite 和基于策略的實施方法實現(xiàn)終極生產(chǎn)力

ISE® Foundation™ 中 PlanAhead Lite 工具的應(yīng)用,，為用戶提供了屢獲殊榮的 PlanAhead 設(shè)計和分析工具所擁有的強大布局規(guī)劃和分析功能的一個子集,。免費提供的 PlanAhead Lite 采用了革命性的 PinAhead 技術(shù)。這一直觀的解決方案旨在簡化管理目標(biāo) FPGA 和 PCB 之間接口的復(fù)雜性,。 PinAhead 技術(shù)支持在設(shè)計較早階段智能實現(xiàn)引腳定義,，從而避免了通常在設(shè)計后期發(fā)生的與引腳布局相關(guān)的修改。這種修改過去通常必須通過交互式引腳布局才能完成設(shè)計規(guī)模檢查,。在 PinAhead 工具中,，引腳分配完成后，還可以使用逗號分割值（ CSV ）文件或通過 VHDL 或 Verilog 頭文件輸出 I/O 端口信息,。

ISE Design Suite10.1 的推出還進一步簡化了確定最優(yōu)實現(xiàn)設(shè)置的過程?，F(xiàn)在設(shè)計人員還可規(guī)定和設(shè)置自己獨特的設(shè)計目標(biāo)，可以是性能最大,、優(yōu)化器件利用,、降低動態(tài)功耗、或者是實施時間最短,。利用這一資源面積優(yōu)化策略,，邏輯資源利用情況平均可節(jié)約 10% ,。

廣泛聯(lián)合提供更好的驗證能力

ISE Design Suite 10.1 還同時受益于賽靈思公司與業(yè)界領(lǐng)先的 EDA 供應(yīng)商之一 Mentor Graphics 公司的聯(lián)合協(xié)作,。通過使用 IEEE IP 加密模型 ,， ISE Design Suite 10.1 的運行速度最快可達原來的兩倍。新的性能優(yōu)化 BRAM, DSP 和 FIFO 仿真模型進一步將 RTL 仿真運行時間縮短了一倍,。

第二代 XPower 提供更強的功率分析和優(yōu)化功能

業(yè)界研究表明,，滿足功率預(yù)算是 FPGA 設(shè)計人員面臨的一項越來越大的挑戰(zhàn)，特別是工藝幾何尺寸的不斷縮小進一步加劇了這一問題,。 ISE Design Suite 10.1 為用戶提供了在設(shè)計過程中盡早分析功率要求的功能,，同時還可以在設(shè)計過程中優(yōu)化動態(tài)功率。

第二代 XPower 功率分析工具提供了改善的用戶接口,，按照模塊,、結(jié)構(gòu)層次、電源軌和使用的資源分析功率更為容易,，因此進一步增強了功率估算功能,。信息可以文本和 HTML 報告格式給出。與其它邏輯供應(yīng)商提供的靜態(tài)估算網(wǎng)頁相比,，這是一項巨大進步,，同時在提供準(zhǔn)確的功耗信息方面是一個飛躍。

ISE Design Suite 10.1 提供了便捷全面的功率優(yōu)化功能,。利用集成的 “ 功率優(yōu)化設(shè)計目標(biāo) ” 功能 ,， 用戶可以簡單地一步完成功率優(yōu)化流程。通過映射和布局布線算法的改進 ,， 對于采用 65nm Virtex®-5 器件和 Spartan™-3 Generation FPGA 的設(shè)計動態(tài)功率平均可降低 10% 和 12% ,。

嵌入式設(shè)計和 DSP 設(shè)計工具集成

為幫助用戶更快速地實現(xiàn)優(yōu)化嵌入式和 DSP 設(shè)計， ISE Design Suite 10.1 還對賽靈思嵌入式和 DSP 工具進行了進一步的易用性改進,。例如統(tǒng)一的互操作性保證了用戶可以在 ISE Design Suite 10.1 容易地增添 System Generator 模塊,。 EDK 和 System Generator for DSP 技術(shù)之間不同工具的集成得到進一步增強，從而能夠為同時涉及嵌入式和信號處理的更復(fù)雜 FPGA SoC 設(shè)計提供支持,。

價格和供貨情況

ISE Design Suite 10.1 包括 ISE Foundation ,、嵌入式開發(fā)套件 (EDK) 、 System Generator for DSP ,、 AccelDSP™ 綜合工具,、 ChipScope™ Pro 分析儀和 ChipScope Pro Serial I/O 工具、 PlanAhead 設(shè)計和分析工具以及 ISE 仿真器,。用戶可以通過購買 DVD 或網(wǎng)絡(luò)下載方式安裝領(lǐng)域?qū)Ｓ玫?DSP ,、嵌入式和邏輯設(shè)計產(chǎn)品。利用電子交付流程做為主要的產(chǎn)品提供方法,，因此用戶不僅可以獲得所購買的產(chǎn)品,，還可以快速獲得賽靈思其它設(shè)計工具的評估版本,。

ISE Design Suite 10.1 中的所有產(chǎn)品立即可以提供 ， 價格從 495 美元至 2495 美元不等,。全功能 60 天評估版本可以從賽靈思網(wǎng)站免費下載,。有關(guān) ISE Design Suite 10.1 的更多信息 ， 請訪問 www.xilinx.com/cn/ISE ,。

關(guān)于賽靈思（ Xilinx ）公司

賽靈思公司（ Xilinx, Inc. (NASDAQ: XLNX) ）是完全可編程邏輯解決方案的全球領(lǐng)導(dǎo)廠商,。有關(guān)賽靈思公司的更多信息，請訪問公司網(wǎng)站 www.xilinx.com/cn,。